试验要求
学习 Quartus-II 、Platform Designer、Nios-II SBT 的基本操作;初步了解 SOPC 的开发流程,基本掌握 Nios-II 软核的定制方法;掌握 Nios-II 软件的开发流程,软件的基本调试方法。
完成以下实验:1) 流水灯显示; 2) 串口循环输出“Hello Nios-II”字符串到笔记本电脑。
流水灯显示
硬件设计部分
-
进行 Qsys 系统设计
tool->Qsys
在这个界面,点击 File-save,在文件名中填写为 kernel后点击保存;
从 PD 的元件池中选择以下元件加入到当前设计的系统中:
Nios II 32-bit CPU、jtag uart、片上存储器、PIO、system ID
之后如图连线
-
完成 Qsys 设计的后续工作
点击 PD 主界面菜单栏中的”System”下的”Assign Base Addresses”;
在”IRQ”标签栏下点选”Avalon_jtag_slave”和 IRQ 的连接点就会为”jtag_uart”核添加一个值为 0 的中断号;
指定 NIos II 的复位和异常地址:从”System Contents”标签栏双击建立好的 cpu 进入 Nios II Processor 的配置界面,配置 Reset Vector 和 Exception Vector 为””onchip_ram.s1”,点击 Finish;
点击 Qsys 主界面菜单栏中的”System”下的”Create Global Reset Network”。
完成后会自动连接所有复位端口
生成 Qsys 系统:点选”Generation HDL”标签栏中 Generate 按钮生成 Qsys 系统。
之后关闭Platform Designer 主界面,在原理图(BDF)文件中添加 PD 生成的系统符号(再工程内新建BDF文件)。
加入 Quartus II IP File 文件,为了以后编译成功,请务必将对应的 Quartus II IP File (.qip) 加入项目中,点击 Assignments-Settings,添加 kernel.qip 文件;
选中该文件后,点击OK 按钮加入 kernel.qip 文件。
进行逻辑连接和生成管脚
点击图中选项,生成管脚。
之后在菜单里选择 Assignments-device,然后如下图所示点击 Device pin options,进行 unused pin 设置,可能会收到外部信号的干扰,将未用引脚设置为 As input tri-stated,并且特殊引脚设置,设置为常规引脚。
之后编译通过。
分配物理针脚
完成后关闭 Pin Planner,回到 Quartus Prime 主界面后再次编译项目。
软件设计部分
使用 Nios II Software Build Tools for Eclipse 来完成当前项目的软件开发。
Tools==>Nios II Software Build Tools for Eclipse之后选择当前工作环境。
创建工程
File==>new==>Nios Application and NSP from Template.
之后在”SOPC Information File name”窗口中选择 kernel.sopcinfo 文件,以便将生成硬件配置信息和软件应用关联,CPU 栏会自动选择”nios2_gen2_0”。
在”Project name”输入”hello_world,”Project template”选择 Hello_World。
之后把系统生成的hello world修改成流水灯代码:
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
int main (void)
{
int count=0;
alt_u8 led;
volatile int i;
while (1)
{ if (count==7)
{count=0;}
else
{count++;}
led=led_data[count];
IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
i = 0;
while (i<500000)
i++;
}
return 0;
}
编译
选择build==>build Project
Nios==>Quartus Prime Programmer启动。
之后连接FPGA板子即可。