电源的低阻抗要求之---低阻抗

低阻抗电源的系统有如下特性：

1：相邻的电源和地分配层平面的介质应尽可能的薄，使它们紧密压合

2：加装多个低电感的去耦电容

电路中使用的电容器数量取决于电源和接地引脚的数量以及存在的 I/O 信号。根据信号带宽或工作频率选择自谐振频率足够高的去耦电容。

了解自谐振频率： 电容器在此频率之前保持电容性，并在此频率以上开始显示为电感器。去耦电容的阻抗在频率 ω =1 / √LC 处达到最小阻抗。该频率称为去耦电容器的谐振频率。

较低的电容和较低的电感会产生较高的谐振频率。通过选择较小的表面贴装组件可以实现较高的自谐振频率，因为通常较小的组件封装具有较低的寄生电感。

低频噪声去耦电容值应介于 1 µF 至 100 µF 之间。高频噪声去耦电容应介于 0.01 µF 至 0.1 µF 之间。（小电容滤高频，大电容滤低频）

低等效串联电阻（ESR）和等效串联电感（ESL）：由于电容器需要快速提供电流，因此选择具有低ESR和ESL的电容器。

更小的封装尺寸： 紧凑型电容器具有减小环路尺寸的好处，从而进一步降低电感。

数字PDN去耦电容的大小如何选择？

去耦电容的大小是根据配电网络 (PDN)的阻抗和开关 IC 所需的电荷来评估的。评估准确的电容器尺寸并正确放置有助于减少 PDN 上的纹波和噪声。

根据开关期间消耗的电流和 IC 电压计算去耦电容器的大小。

其中：T rise是上升时间，V IC是 IC 电压，ΔI 是汲取的电流。

注意： 如果信号带宽小于去耦电容的自谐振频率，上式有效。信号带宽由下式给出：（0.35/信号上升时间）。

模拟PDN去耦电容的大小如何选择？

在为模拟 IC 提供稳定电源时，去耦电容会不断充电和放电，以在模拟 IC 工作时提供稳定的电源。

模拟 IC 的去耦电容的大小由下式给出：

IC 汲取的电流将是 IC 电压和频率的递增函数。

其中：f 是频率，V IC是 IC 电压，I 是汲取的电流。

如何根据PDN阻抗选择去耦电容的大小？

去耦电容及时提供所需的电荷，降低整个PDN的输出阻抗。实际上，去耦电容仅在特定频率范围内有效。实际去耦电容的阻抗随着频率的降低而线性降低，随着频率的升高而增加。实际去耦电容器的阻抗增加是由于去耦电容器的寄生电感。

另请阅读如何减少 PCB 布局中的寄生电容。

确定去耦电容尺寸的最佳方法之一是基于目标 PDN 阻抗。

去耦电容的大小取决于所需的电压纹波、目标 PDN 阻抗和目标 PDN 电压。

其中：f 是频率，V IC是 IC 电压，Vipple是电压纹波，Z PDN是目标 PDN 阻抗。

目标 PDN 阻抗和 PDN 纹波电压是电容的函数，因此解决起来非常复杂。计算“C”需要多次迭代。上面的公式更准确，因为它可以包含去耦电容器的谐振频率的影响以及由于PCB 布局中的寄生效应而产生的谐振。

在为不同的 C 和 f 值计算 Z PDN时，我们得出了 C 的最佳值，以获得所有频率范围的最低 Z PDN。

注意： 要使用的去耦电容的确切值始终随 IC 数据表提供。

旁路电容的容值选择

添加到电路中的电容器的电抗应为并联电阻的1/10 或更小。电流总是采用最低电阻路径，因此如果要将交流信号切换到地，电容器应该具有较低的电阻。要使用的旁路电容器的电容值为：

其中： f 是频率，X C是电抗。“f”取决于板的工作频率。

众所周知，电容器是PCB 组件上使用最多的组件之一，其最重要的功能之一是去耦。事实上，电路板的信号和电源完整性很可能取决于你放置去耦电容器和旁路电容器的效率。

用于去耦的电容器类型

1、电解电容器

较大的电解电容器（1至100 μF）用于去耦低频噪声。这些电容器充当电荷储存器，以满足电路的瞬时充电要求。由于所有的电解电容都是极化的，它们不能承受超过1伏的反向偏压而不损坏。它们具有相对较高的泄漏电流，这取决于设计、电气尺寸和额定电压与施加电压的关系。

2、陶瓷电容器

低电感表面贴装陶瓷电容器 (0.01 μF – 0.1 μF) 用于去耦高频电源噪声，这些电容器直接连接到IC的电源引脚。

陶瓷电容器结构紧凑，损耗低，具有宽温度耐受性、低ESR/ESL、稳定性、可靠性，并且可以承受宽电压范围。

此外，还使用了 NP0 (COG) 陶瓷电容器（0.1 μF 或更小），因为它们具有较低的介电常数公式和较低的电压系数。

3、多层陶瓷 (MLCC) 表面贴装电容器

由于其低电感设计，MLCC用于10MHz 或更高频率的旁路和滤波。

当然，为了更有效，所有去耦电容必须直接连接到低阻抗接地层。建议使用短走线或过孔连接这些电容器，以尽量减少串联电感。