高速PCB设计中的SI传输线理论

高速PCB设计中,SI(信号完整性)也是很重要的一部分,今天就为大家介绍下高速PCB设计中的SI传输线理论。

接下来我们先看看什么是高速信号

1.      高速信号的基本概念

提到“高速信号”,就需要先明确什么是“高速”,MHz速率级别的信号算高速、还是GHz速率级别的信号算高速?

传统的SI理论对于“高速信号”有经典的定义。

SI:Signal Integrity ,即 信号完整性。

SI理论对于PCB互连线路的信号传输行为理解,信号边沿速率几乎完全决定了信号中的最大频率成分,通常当信号边沿时间小于4~6倍的互连传输延时的情况下,信号互连路径会被当做分布参数模型处理,需要考虑SI行为。

      

QQ截图20160718094146.jpg

图1 信号边沿时间与电路传输延时

所谓“高速”,就是指“信号边沿时间小于4~6倍的互连传输延时”,可以看出电路板传输的信号是否为“高速”,不只取决于信号的边沿速率,还取决于电路板线路的路径长度大小,当两者存在一定的比例关系时,该信号应该按照“高速信号”进行处理。

要更好的理解上面的“高速信号”含义,需要先明白“传输线理论”。

2.      传输线理论

2.1  PCB的传输线结构

       典型PCB中所见到的传输线结构是由嵌入或临近电介质或绝缘材料,并且具有一个或多个参考平面的导线构成。典型PCB中的金属是铜,而电介质是一种叫FR4的玻璃纤维。数字设计中最常见的两种传输线类型是微带线和带状线。微带线通常指PCB外层的走线,并且只有一个参考平面。微带线有两种类型:埋式或非埋式。埋式(有时又称作潜入式)微带线就是将一根传输线简单地嵌入电介质中,但其依然只有一个参考平面。带状线是指介于两个参考平面之间的内层走线。下图所示为PCB上不同元件之间的内层走线(带状线)和外层走线(微带线)。标识处的剖面图显示了传输线与地/电源层的相对关系。

QQ截图20160718094207.jpg

图2 典型PCB传输线示意图

2.2  信号传播路径

当数字信号的边沿速度(上升或下降时间)比在PCB走线上传送的电信号的传播延迟来得小时,信号将受到传输线效应的极大影响。电信号在传输线的传送方式就如水流过一根长的方形管子一样。这就是所谓的电波传播。就如水是以波的形式流过管子,电信号会以波的形式沿传输线传送。另外,就如水在一定时间里流过管子一定长度,电信号也将在一定时间里沿着传输线传送一定长度。进一步打个简单的比方,传输线上的电压比作水在管子中的高度,而电流比作水的流量。下图所示为表示传输线的常见方式。上面的线是信号路径,而下面的线是电流的返回路径。电压Vs是从节点A输入的初始电压,而Vs和Zs是通常被定义为信号源或者激励的输出缓冲器的戴维南等效描述。

QQ截图20160718094217.jpg

图3 信号在PCB传输线的传播

         微带线的电磁场分布可以参考下图所示:

QQ截图20160718094259.jpg

图4  PCB微带线的电磁场分布示意图

2.3  传输线的等效模型

一般来说,传统的电路学理论适用于信号互连的电路尺寸远小于传输信号中设计者所关注的最高频率所对应波长的电路结构分析。此时,信号的互连等效于一阶电路元件,被称为“集总元件”(Lumped Elements);反之,当信号互连的电路尺寸接近传输信号中设计者多关心的最高频率所对应的波长时,由于互连路径上不同位置的电压或电流的大小与相位均可能不同,信号的互连等效于多阶电路元件,因而被称为“分布式元件”(Distributed Elements)。

简单点说,“集总元件”就是把整个电路互连链路用单个RLGC模型来表征,“分布式元件”就是把整个电路互连链路分解为多个RLGC模型单元进行级联。

QQ截图20160718094306.jpg

图5 RLGC模型单元

2.4  特征阻抗

       传输线的特性阻抗Zo定义为线上任意点的电压波和电流波的比率,即V/I =Zo

QQ截图20160718094313.jpg

其中,R为每单位长度欧姆,L为每单位长度亨利,G为每单位长度西门子,C为每单位长度法拉,而

为每秒弧度。

因为R和G都比其他项要小得多(仅在甚高频或有极大损耗线时,阻抗的R和G分量才变得重要)),通常特征阻抗近似为:

QQ截图20160718094318.jpg

2.4  微带线与带状线的相关参数

(1)微带线

QQ截图20160718094326.jpg

(2)带状线

QQ截图20160718094326.jpg

  • 0
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
### 回答1: ddr3_gbps高速差分sipi设计是指在DDR3内存接口使用差分信号传输技术的设计方法。DDR3是一种高速的内存接口标准,它的传输速率可以达到几千兆比特每秒(Gbps)。 差分信号传输技术是一种常用的高速数据传输方法。它通过同时传输正负两个相位相反的信号来表示二进制数据的0和1。差分信号传输具有抗干扰能力强、抗串扰抑制能力强、传输距离远等优点,因此在高速数据传输被广泛应用。 DD3内存接口的高速差分Sipi设计,是为了提高内存数据传输的速度和可靠性。在设计过程,要考虑信号传输的时序、电磁兼容性以及功耗等方面的问题。设计师需要根据DDR3标准的要求和目标设备的特性,选择合适的差分信号传输方案,设计差分对、差分线路和差分放大器等电路模块,以满足DDR3接口高速传输的需求。 高速差分Sipi设计需要在PCB布线、信号完整性分析和仿真验证等方面进行综合考虑。通过合理的布线和信号完整性分析,可以减少信号传输过程的串扰和延迟,提高传输的稳定性和可靠性。而通过仿真验证,可以对设计方案进行评估和优化,确保DDR3接口在高速工作条件下能够满足性能要求。 综上所述,DDR3_Gbps高速差分Sipi设计是一种高速内存接口设计方法,通过差分信号传输技术实现数据的快速传输。它能够提高数据传输速度和可靠性,是现代电子设备内存接口设计的重要组成部分。 ### 回答2: DDR3_Gbps高速差分SIP设计是一种专为DDR3高速数据传输而设计SIP(System in Package)技术。这种设计通过采用差分信号传输方式来提高信号传输速度,并通过优化布线和电路设计来降低信号传输时延和功耗。 首先,DDR3_Gbps高速差分SIP设计采用差分信号传输方式。差分信号传输方式通过在信号线对上同时传输正负两种相反的信号来传输数据,在传输过程可以减小信号干扰和抗干扰能力。这种设计可以提高信号传输速度,使得DDR3内存能够以更快的速度进行数据交换和处理。 其次,DDR3_Gbps高速差分SIP设计还通过优化布线和电路设计来降低信号传输时延和功耗。在布线设计,采用短路径和减小连接长度的方法来减少电信号传输的时延;在电路设计,通过优化输入输出缓冲器、时钟传输网络等电路模块,来降低功耗并提高信号传输的稳定性和可靠性。 由于DDR3_Gbps高速差分SIP设计的采用,DDR3内存可以实现更高的带宽和更低的时延,从而提升了系统的数据传输效率和响应速度。这对于需要处理大量数据和高速运算的应用场景非常有益,如高性能计算、云服务器和大数据处理等。 总之,DDR3_Gbps高速差分SIP设计是一种针对DDR3内存的高速数据传输技术,通过差分信号传输和优化布线、电路设计来提高数据传输速度和降低时延和功耗,为大数据处理和高性能计算等应用提供了更高效的内存传输解决方案。 ### 回答3: DDR3(Double Data Rate 3)是一种高速的动态随机存取内存(DRAM)标准。DDR3的速度用Gbps(Gigabits per second)来衡量。高速差分SIP(System-in-Package)设计指的是将不同功能模块集成到同一个封装,利用差分信号传输技术进行高速数据通信。 DDR3_Gbps高速差分SIP设计是为了提高数据传输速度和系统性能而采用的一种高级技术。通过集成DDR3内存和高速差分SIP设计,可以有效提高系统的数据存取速度和带宽。 高速差分信号传输技术可以有效降低信号的传输损耗,并且可以实现更高的传输速率。差分信号传输是利用两个相互互补的信号进行数据传输,可以在抑制噪声和提高信号完整性方面具有优势。这种设计可以减少信号之间的串扰和互相影响,从而提高信号质量和传输速率。 DDR3_Gbps高速差分SIP设计不仅可以提供更高的内存速度和数据吞吐量,还可以减少传输延迟并提高系统响应速度。这种设计适用于需要处理大量数据和对存储性能要求较高的应用场景,例如高性能计算、大数据处理和图形渲染等领域。 总之,DDR3_Gbps高速差分SIP设计是一种将DDR3内存和高速差分信号传输技术相结合的先进设计,旨在提供更高的数据传输速度和系统性能,适用于对存储性能要求较高的应用场景。这种设计可以有效提高系统的数据存取速度、带宽和响应速度,提升整体系统性能。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值