关于报错: output or inout port “seven_tube_sel_n“must be connected to a structural net expression

已于 2022-05-09 22:46:22 修改
阅读量1.5k 收藏 5
点赞数 1
文章标签： p2p 网络协议 网络
于 2022-05-09 22:40:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43390079/article/details/124677068
版权

前提：input端口默认类型是wire；output端口可以是线网型wire，也可以是寄存器类型reg。

与output输出端口的下一级端口必须是线网型wire，但input端口可以用线网型wire和寄存器型reg来驱动。

图中错误是，与实例化模块seven_tube_drive_inst的输出端口seven_tube_sel_n相连的下一级端口类型是reg寄存器类型

君之名姓
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
FPGA中的output or inout port xxx must be connected to a structural net expression错误
m0_57079595的博客
03-30 3882
主模块的output不能加reg，只在子模块的output 加reg。 关于子模块调用，有两种调用方式。 第一种是位置对应，如：bcd accbcd(in8,out71,ou72,out73)，如上图所示。 第二种是信号名对应方式，此时不必按顺序。如：accbcd(.in8( in8 ),.out71(out72),.out72(out71),.out73(out73))。.xxx对应的是子模块中的变量，（xxx）括号内对应的是主模块的参数。 对于简单的代码来说，子模块和主模块写在同一Veril
顶层文件中报错端口类型声明错误
努力为了更好
08-07 5174
错误：Error (10663): Verilog HDL Port Connection error at PLL_LED.v(18): output or inout port "Led" must be connected to a structural net expression 首先声明：由于模块内部的限制，input端口或inout端口的默认类型是wire,；output端口可...
FPGA出现output or inout port “wei_flag“ must be connected to a structural net expression错误
wflsyf的博客
01-26 4173
可能是实例化时，在输出上加上了reg，取消后错误消失。
Error (10663): Verilog HDL Port Connection error at led_demo.v(6): output or inout port "led" must b...
weixin_33943836的博客
11-26 1万+
错误现象：     原因： 连接模块端口的中间变量使用wire类型，而不应该是reg类型。 修改：  
ant-sel-algo.rar_ANTENNA ant_ant sel_ant _sel_antenna_antenna
07-14
"ant-sel-algo.rar_ANTENNA ant_ant sel_ant _sel_antenna_antenna"这个标题暗示了我们即将探讨的内容，即一种与天线选择相关的算法，它可能涉及多个天线的选取策略，以优化MIMO系统中的信号传输。 在MIMO系统中，...
sel_key.rar_VHDL加减计数器_sel key_verilog counter
09-23
本压缩包“sel_key.rar”包含了一个名为“sel_key”的VHDL或Verilog实现的加减计数器设计，该计数器具有自动识别和自适应能力。 加减计数器是一种能够进行正向（加法）和负向（减法）计数的数字逻辑电路。在数字...
linuxxuexi.rar_linux select 串口_linux 串口 select_linux串口select_sel
09-20
int select(int nfds, fd_set *readfds, fd_set *writefds, fd_set *exceptfds, struct timeval *timeout); ``` 参数解释如下： - `nfds`: 最大的文件描述符加1，用于告诉系统要监视的最大文件描述符。 - `readfds`...
【嵌入式学习】Keil5 链接报错： No space in execution regions with .ANY selector 解决方案
01-06
之前在使用nucleo STM32F091RCT6进行项目实验时，代码编译链接无报错。最近需要将代码移植到nucleo STM32F072RBT6上，在更改Options中device芯片以及C++define后，再次编译链接，出现了几十个相同类型的错误，均为...
n2to10.rar_Windows编程_matlab 2进制_matlab中n2to10_n2to10
07-15
在本压缩包“n2to10.rar”中，我们主要关注的是Windows平台下的编程实践，特别是使用MATLAB进行二进制与十进制之间的转换。MATLAB是一种强大的数学计算和数据分析环境，它也支持各种编程任务，包括数值计算、符号...
【Verilog】inout 端口信号的使用
记录学习历程
08-25 3762
芯片的许多外部引脚使用输入式来节省管脚。通常，当信号线用于双向数据传输（例如总线）时，使用 inout 类型。也就是说，端口同时用于输入和输出。inout 通常在特定实现中通过三态门实现。三态栅极的第三种状态是高阻抗'Z'。当输入端口不输出时，将三态栅极设置为高阻抗。这样，信号就不会因为两端同时输出而出错。
FPGA inout类型的使用总结
LSL233的博客
09-29 1491
写个鬼摘要。
6.Inout双向端口信号处理方法
weixin_30808693的博客
02-09 3979
Verilog中inout端口的使用方法 （本文中所有Verilog描述仅为展示inout端口的用法，实际描述则需要更丰富的功能描述） Inout端口的使用 在芯片中为了管脚复用，很多管脚都是双向的，既可以输入也可以输出。在Verilog中即为inout型端口。Inout端口的实现是使用三态门，如FPGA中的管脚复用部分： 三态门的第三个状态是高阻态Z。在实际电路中高阻态意味...
Error (10663): Verilog HDL Port Connection error at rom_ctrl.v(64): output or inout port “q“ must be
m0_73786430的博客
10-30 6673
原因：连接模块端口的中间变量应该使用wire类型，而不是reg类型。
Verilog编程中自己出过的错误
热门推荐
qq_34852725的博客
04-01 3万+
1.Error (10137): Verilog HDL Procedural Assignment error at freq_test.v(36): object "dataoutf" on left-hand side of assignment must have a variable data type 原因：数据类型定义错误 或者 赋值类型错误解决方法： 在always 过程块中被赋值...
Pytorch中“RuntimeError: Input, output and indices must be on the current device“问题解决
u011426236的博客
04-03 1万+
问题描述 昨天跟着一篇博客BERT 的 PyTorch 实现从头写了一下BERT的代码，因为原代码是在CPU上运行的，于是就想将模型和数据放到GPU上来跑，会快一点。结果，在将输入数据和模型都放到cuda上之后，仍然提示报错： "RuntimeError: Input, output and indices must be on the current device" 原因与解决方法 通过打印检查了很多次，输入变量和模型参数都在cuda:0上。 查找资料后发现可能是有以下两个地方导致这个问题。 在模型内
[转帖](原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70)
weixin_30741653的博客
03-13 211
来源：http://www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.html (原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70) Abstractinout port在硬件是很特别的东西，本文从各种面象去讨论，包括如何...
module automation_lab_ex3_tb(); reg clk; reg rst_n; reg [2:0] frq_sel; wire [7:0] seven_segement_led; wire [3:0] seven_segement_led_sel; reg right; reg [8:0] cnt; reg [3:0] seven_segement_led_sel_r; automation_lab_ex3 u1( .clk (clk), .rst_n (rst_n), .frq_sel (frq_sel), .seven_segement_led (seven_segement_led), .seven_segement_led_sel (seven_segement_led_sel) ); initial begin clk = 0; rst_n = 0; frq_sel = 0; cnt = 0; right = 1'd0; #10 rst_n = 1; #50 frq_sel = 3'b100; #2684354560 frq_sel = 3'b010; #2621440 frq_sel = 3'b001; #2550 rst_n = 0; right = (cnt == 11); #2550 if(right) $display("ex3_right"); else $display("ex3_error"); #108435456 $stop; end always #5 clk = ~clk; always @(posedge clk) begin seven_segement_led_sel_r <= seven_segement_led_sel; if(seven_segement_led_sel == 0) cnt <= cnt; else if(seven_segement_led_sel == {seven_segement_led_sel_r[0],seven_segement_led_sel_r[3:1]}) cnt <= cnt + 1; else cnt <= cnt; end endmodule
最新发布
07-09
这段代码是一个Verilog模块，用于实现一个自动化实验室的第三个实验。该模块包含了一个时钟信号clk、复位信号rst_n、频率选择信号frq_sel、七段数码管显示信号seven_segement_led和七段数码管选择信号seven_segement_led_sel。 模块中还定义了一些寄存器和连线，如right、cnt和seven_segement_led_sel_r。其中，right是一个单比特的寄存器，cnt是一个9位的寄存器，seven_segement_led_sel_r是一个4位的连线。 模块中实例化了一个automation_lab_ex3模块，将输入和输出信号连接到模块的对应端口。 在initial块中初始化了一些信号的初始值，并设置了一些延迟。然后，在rst_n为1时，开始计数，并根据计数值判断right的值。如果right为1，则显示"ex3_right"；否则，显示"ex3_error"。最后，通过$stop指令停止仿真。 在always块中，使用时钟的上升沿触发，根据seven_segement_led_sel的值更新cnt的值。如果seven_segement_led_sel为0，则不改变cnt的值；如果seven_segement_led_sel为{seven_segement_led_sel_r[0],seven_segement_led_sel_r[3:1]}，则cnt加1；否则，不改变cnt的值。 以上是对代码的解释，请问还有其他问题吗？
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值