FPGA中的output or inout port xxx must be connected to a structural net expression错误

最新推荐文章于 2022-10-30 21:06:36 发布
最新推荐文章于 2022-10-30 21:06:36 发布
阅读量3.8k 收藏 12
点赞数 5
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_57079595/article/details/123858285
版权

主模块的output不能加reg，只在子模块的output 加reg。

关于子模块调用，有两种调用方式。

第一种是位置对应，如：bcd accbcd(in8,out71,ou72,out73)，如上图所示。

第二种是信号名对应方式，此时不必按顺序。如：accbcd(.in8( in8 ),.out71(out72),.out72(out71),.out73(out73))。.xxx对应的是子模块中的变量，（xxx）括号内对应的是主模块的参数。

对于简单的代码来说，子模块和主模块写在同一Verilog HDL file内即可。

只会呜呜呜
关注
  • 5
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
关于报错: output or inout port “seven_tube_sel_n“must be connected to a structural net expression
weixin_43390079的博客
05-09 1531
前提：input端口默认类型是wire，output端口可以是线网型wire，也可以是寄存器类型reg。 与output输出端口的下一级端口必须是线网型wire型，但是，input端口可以用线网型wire和寄存器型reg来驱动。 图中错误是，与实例化模块seven_tube_drive_inst的输出端口seven_tube_sel_n相连的下一级端口类型是reg寄存器类型 ...
FPGA出现output or inout port “wei_flag“ must be connected to a structural net expression错误
wflsyf的博客
01-26 4168
可能是实例化时，在输出上加上了reg，取消后错误消失。
Error (10663): Verilog HDL Port Connection error at led_demo.v(6): output or inout port "led" must b...
weixin_30908707的博客
11-26 2706
错误现象： 原因： 连接模块端口的中间变量使用wire类型，而不应该是reg类型。 修改： 转载于:https://www.cnblogs.com/pengdonglin137/p/4999149.html...
Must be connected to a terminal解决方法
weixin_43376075的博客
04-26 1909
报错1：Must be connected to a terminal. 报错2：Cannot open your terminal '/dev/pts/2' 报错3：Cannot access '/dev/pts/3': No such file or directory
[转帖](原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70)
weixin_30741653的博客
03-13 211
来源：http://www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.html (原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70) Abstractinout port在硬件是很特别的东西，本文从各种面象去讨论，包括如何...
lcd.zip_connected_pic16f877a
09-19
标题 "lcd.zip_connected_pic16f877a" 暗示了这是一个与微控制器 PIC16F877A 相关的项目，它涉及LCD显示器的连接和操作。描述提到，这段代码用于通过PIC16F877A发送消息到LCD，为用户提供显示功能。 PIC16F877A是...
filezilla Failed to create listen socket on port 21 for IPv4 解决办法
01-20
安装好之后，点击“Active”可能会报下面的错 Creating listen socket on port 21… Failed to create listen socket on port 21 for IPv4 Failed to create listen socket on port 21 for IPv6 Failed to create a ...
论文阅读——CcNet:A cross-connected convolutional network for segmenting retinal vessels using multi-scale
01-06
论文阅读：CcNet:A cross-connected convolutional network for segmenting retinal vessels using multi-scale CcNet 时间：2019/5 视网膜血管分割有助于帮助诊断糖尿病视网膜病变。目前RVS的自动分割面临着模型...
IINA219测电流51单片机
05-18
//Gather statistics of the measured current under various voltage conditions when no load is connected to the output port. Use Excel to do curve fitting. Current = INA219_GetCurrent(); if(Current >...
Application of phase-diverse phase retrieval to wavefront sensing in non-connected complicated pupil optics
02-10
method with hybrid-unwrapping approach to ensure a unique pupil phase estimate with high WFS accuracy even in the case of high dynamic range aberration, as long as the pupil shape is of a convex set....
顶层文件中报错端口类型声明错误
努力为了更好
08-07 5161
错误：Error (10663): Verilog HDL Port Connection error at PLL_LED.v(18): output or inout port "Led" must be connected to a structural net expression 首先声明：由于模块内部的限制，input端口或inout端口的默认类型是wire,；output端口可...
学FPGA过程中产生的错误记录
qq_44149667的博客
08-11 1371
将自己在调试过程中出现的错误记录下来，方便以后查阅，翻看，不断更新,除非不做FPGA相关了。 1.Error (10663): Verilog HDL Port Connection error at dsp_fpga.v(92): output or inout port “O_wrdata” must be connected to a structural net expression google翻译：错误 (10663)：dsp_fpga.v(92) 处的 Verilog HDL 端口连接错误：输
quartus 使用Verilog出的一些错误
qq_39021670的博客
11-08 3318
quartus 使用Verilog出的一些错误错误 错误 Error (10663): Verilog HDL Port Connection error at floatMulit32.v(16): output or inout port “sign” must be connected to a structural net expression 这个属于实例化的时候参数类型不正确，将reg类型改为wire Error (12007): Top-level design entity “floatM
Error (10663): Verilog HDL Port Connection error at rom_ctrl.v(64): output or inout port “q“ must be
m0_73786430的博客
10-30 6656
原因：连接模块端口的中间变量应该使用wire类型，而不是reg类型。
Verilog编程中自己出过的错误
热门推荐
qq_34852725的博客
04-01 3万+
1.Error (10137): Verilog HDL Procedural Assignment error at freq_test.v(36): object "dataoutf" on left-hand side of assignment must have a variable data type 原因：数据类型定义错误 或者 赋值类型错误解决方法： 在always 过程块中被赋值...
Error (10663): Verilog HDL Port Connection error at test.v(57): output or inout port "AD_DATA" must be connected to a structural net expression
最新发布
05-25
这个错误提示是因为你在连接模块的端口时，将一个非结构型的信号（如变量）连接到了一个输出端口上。在 Verilog 中，输出端口只能被连接到结构型的信号上，如一个 wire 或者一个 reg 的数组。 要解决这个问题，你需要确认你在连接输出端口时是否使用了一个结构型的信号。如果没有，你可以将信号类型更改为 wire 或者 reg 数组。如果你已经使用了结构型的信号，那么可能是因为你给变量起了一个和端口名称相同的名字，导致了冲突。这种情况下，你需要将变量重命名，避免和端口名称重复。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值