jesd204B

在FPGA开发中,调试ADI_JESD204B时遇到CGS阶段同步问题,接收端持续收到K码但SYNC无法拉高。经过排查,问题出在未连接的IP输入信号上,加上常数后解决。后续整理工程时,删除多余连线且移除常数,同步状态依然正常。测试TX时发现新的同步问题,原来是RX端的眼图使能未开启,开启后同步恢复正常。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

调试ADI_JESD204B:


问题描述

卡在CGS阶段。
rx_204B 收到了连续的K码bcbcbcbc,但是SYNC一直不能拉高。
sdk的串口打印报错。initial frame synchronization:NO ?

initial frame synchronization:NO ?

原因分析:

可能收发的配置问题?
sysref频率有问题?
复位的问题?
连线错误?


解决方案:

结果是block设计中204B传输层的ip有两个输入信号没有连线,这里给个常数。

在这里插入图片描述
在这里插入图片描述

改完再编译,就能跑通了。

评论 6
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值