jesd204b+ad9172同步问题

最新推荐文章于 2024-08-02 09:50:31 发布

菜狗阿库

最新推荐文章于 2024-08-02 09:50:31 发布

阅读量1k

点赞数 1

文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_41406386/article/details/126329187

版权

如图，在v7485t调试AD9172，lane速率8G，同步参考时钟200M，图上的tx_sysref12.5M。不知道为什么进入同步状态之后tx_tready拉高之后周期性的掉落和反复同步，表现为频谱输出不稳定，有频谱掉落现象发生，数据周期性空白。

怀疑是不同板卡之间lane与lane之间的时延问题，不知道怎么解决，有没有大哥看看

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

菜狗阿库

关注关注

1
点赞
踩
3

收藏

觉得还不错? 一键收藏
5
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

JESD204多片ADC同步的实现

偶数的博客

09-15

5215

JESD204多片同步的实现要使得多片AD或者DA芯片同步工作通常需要满足下列条件：转换器之间Device_clk相位对齐使SYSREF的setup-and-hold times 满足要求（相对于Device_clk而言） JESD204B收端选择合适的数据释放点（appropriate elastic buffer release points in the JESD204B receivers） SYNC信号同步（有时候需要）在分析这些条件之前，我们先来说一哈JESD204B的同步原理和

AD9174测试

RFSOC的博客

06-06

909

AD9174支持输入数率达3.08GSPS（I/Q两路），或达6.16GSPS（单路），同时能将多个复杂的输入数据流分配到指定的通道进行单独处理。通过使用调制器开关，主数据路径的输出既可以路由到DAC0作为单个DAC运行，也可以路由到DAC0和DAC1作为双中频DAC运行。AD9174同样支持极宽速率模式，允许通过绕过信道器和主数据路径以提高最大数据速率达6.16GSPS（只传实部）/16位DAC，达3.08GSPS（I/Q两路）/16位DAC，达4.1GSPS/12位DAC。使用ACE软件进行设计。

5 条评论您还未登录，请先登录后发表或查看评论

AD9689+HMC7044调试记录（三）

最新发布

CDLNLG的博客

08-02

1336

新设计的AD9689子卡，采用连接方式，使用Xilinx公司的KCU105开发板进行调试。子卡上主要的芯片是ADI公司的高速模数转换芯片AD9689-2600和时钟芯片HMC7044。HMC7044和AD9689基本配置完成后，开始调试FPGA接收部分。FPGA部分xilinx提供了PG066-JESD204文档。

JESD204B SYNC无法拉高

czzelec的博客

06-13

7540

** JESD204B SYNC无法拉高调试AD9625时，出现sync无法拉高，有时不稳的情况，具体现象如下：有时候SYNC很绰，抓sync上升沿看到它一直在跳；全速跑的时候寄存器显示同步了，但是sync和valid一直低，读03c一直都是3333 ** 038寄存器为00010001，指示sysref捕获，sync achieve;03c寄存器一直处于00003333，指示用到的低4la...

Jesd204B一直锁不上

weixin_43412117的博客

03-23

962

用ADI官方的GUI选择profile去配置ADRV9026。Jesd204B一直锁不上，主要是jesd_status一直返回这个error。然后就一直以为是RBD（receive_buffer_delay）的问题，把buffer_delay调了一圈，效果都不太明显。

204B协议SYNC~信号定义及组合（combining）

UKR_FPGA_LY的博客

10-10

2601

#204B # SYNC信号

支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记

MDYFPGA的博客

03-02

2845

本文为明德扬原创文章，转载请注明出处！一、背景 AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board)，它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。工程上使用AD9144具有时钟时序要求很高和寄存器配置复杂的难点。配置AD9144-FMC-EBZ，有两种途径： 1、通过FPG...

JESD204B+AD9172例程

09-15

: jesd204b高速ad/da调试，在做项目中使用到AD9172和AD9689系列芯片，如何使用fpga来调试，调试过程中遇到的问题记录。 : JESD204B通常配合AD或DA使用，替代LVDS，提供更高的通讯速率，抗干扰能力更强，布线数量更少...

JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明

07-08

《JESD204B-Survival-Guide》中文版是ADI公司提供的详细使用和调试指南，涵盖了JESD204B标准的基本概念、配置步骤、常见问题及解决策略。这份指南对于工程师理解和实施JESD204B接口具有很高的实用价值，能够帮助他们...

AD9250 204b Verilog源码_jesd204b_204b_AD9250verilog_

10-03

在这个案例中，AD9250支持JESD204B的Subclass 0和Subclass 1，它们定义了不同的数据速率、时钟同步和功耗特性。 Subclass 0通常适用于较低的数据速率和对功耗敏感的应用，而Subclass 1则提供更高的数据速率，但可能...

axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad

07-15

标题中的"axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad"揭示了这个压缩包是关于使用Xilinx Vivado设计工具，集成ADI公司的JESD204B接口ADC（模拟数字转换器）的工程示例。JESD204B是一种...

JESD204B协议规范

03-11

2. **lane对齐与同步**: 为了确保数据的正确接收，JESD204B使用了主时钟和子系统同步（SYSREF）机制。主时钟用于确定数据传输的时序，而SYSREF则用于对齐lane间的相位，确保所有数据通道在同一时刻开始传输数据。 3...

JESD204B调试2

babyjane_x的博客

08-22

614

由于硬件设计的管脚问题，速率配置为低速5Gps，AD采样频率为500M，参考时钟为125M，设置AD的寄存器：0x56E --0x10 低速;0x590--0x27 8位AD 0x570--0x48 L=2 m=2 S=1，工作起来后，发现sync不稳定，网上查了一堆资料，说是信号不号，主要是这板子上jtag上串干拢信号，用信号测过，干扰有点，现在不确定，是不是干拢引用的sync不稳定。

jesd204B

weixin_43412117的博客

04-24

2512

调试JESD204B：问题描述卡在CGS阶段。 rx_204B 收到了连续的K码bcbcbcbc，但是SYNC一直不能拉高。 sdk的串口打印报错。initial frame synchronization:NO ? 原因分析：可能收发的配置问题？ sysref频率有问题？复位的问题？解决方案：结果是block设计中204B传输层的ip有两个输入信号没有连线，这里给个常数。改完再编译，就能跑通了。 sync终于拉高了。 ......

AD9172BBPZ——数模转换器DAC

A_CaryWang的博客

03-28

379

AD9176 支持高达 3.08 GSPS 的复用数据速率（同相/正交 (I/Q)），或高达 6.16 GSPS 的非复用数据速率（实际），并能够将多个复用输入数据流分配给指定通道以进行单独处理。AD9172 还支持超宽数据速率模式，允许绕过信道选择器和主数据路径，作为单个 16 位 DAC 提供高达 6.16 GSPS 的最大数据速率、作为双路 16 位 DAC 提供高达 3.08 GSPS 的最大数据速率或作为双路 12 位 DAC 提供高达 4.1 GSPS 的最大数据速率。微波/E 频段回程系统。

jesd204b高速ad/da ad9172 AD9689调试记录

baidu_39529900的博客

01-18

7875

jesd204b高速ad/da调试，在做项目中使用到AD9172和AD9689系列芯片，如何使用fpga来调试，调试过程中遇到的问题记录。

【FMC131】AD9172/9176之4通道12.6GSPS 16 位DA 播放子卡（2 片AD9176 / AD9172、3GHz 瞬时带宽）原理图及调试经验分享

beijingqingyikeji的博客

05-14

789

该板卡支持板上可编程采样时钟和外部参考时钟，多片板卡还可以通过触发（输入/输出）信号进行输出同步，该板卡4 路模拟信号输出通过50Ω特征阻抗的SSMC 射频连接器接出，采用交流变压器耦合。 FMC 连接器型号：ASP-184330-01，HPC 接口； 支持8 线、15.4GbpsJESD204B 接口； 可根据客户需求提供定制化算法与系统集成：。 板卡供电：3Amax@+12V（±5%）。 散热方式：自然风冷散热或金属导冷散热。 板卡尺寸：84.1x69mm。

AD9208/AD9689/AD6688采集和AD9172/AD9174/AD9176回放FMC

universaldata的博客

07-27

1268

ADC支持：AD9689-2000、AD9689-2600、AD6688、AD9208 DAC支持：AD9171、AD9172、 AD9173、AD9174、AD9175、AD9176

FMC AD9172 DA子卡 16bit 2通道12.6GSs

qq_41643216的博客

08-29

297

板卡支持2路可配置的触发输出/触发输入;可适配坤驰的多种FPGA载板，如QT70xxFPGA载板、其他第三方标准载板、及Xilinx和Altera等通用载板，以进行高带宽的数据吞吐和高性能数据处理。— 6个SSMC的连接器，其中2个为模拟信号输出1(DA 0)和2(DA 1)；一个为外部参考时钟输入（RCK），2个为可由载板配置成输入或者输出的同步触发信号(TR1和TR2)— 适应范围：完全符合Vita57.1规范，包括结构件，子卡尺寸，面板连接器，正反面器件的限高等，大大提供了子卡的通用性和适配性。