借ARTIX-7讲解vivado基本使用流程

最新推荐文章于 2024-07-17 08:20:23 发布
最新推荐文章于 2024-07-17 08:20:23 发布
阅读量3.6k 收藏 41
点赞数 5
分类专栏： vivado 文章标签： 编辑器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43529932/article/details/106983712
版权

vivado的使用基本流程

借ARTIX-7把‘大象’放‘冰箱’

之前写过的文章，做到项目都停留在了仿真，未把工程放进开发板里跑跑看，最近想借一个小工程：数据选择器，将工程写进ARTIX-7，以此介绍一下vivado的基本用法。

实验平台介绍

用到的芯片是xilinx的Artix-7，芯片型号：XC7A35T-2FGG484I，开发板采用黑金AX7035。这里要说的是，我们在用一个芯片的时候一定要去查看它的用户手册，一些重要的信息都在手册上面标明了。
这里只用到led1\2\3\4和key1\2

第一步：打开vivado

在你的电脑里面找到这个图标，并打开它

这里值得一提的是，我之前用的是2018.2版本，在2018中找不到我们本次用到的芯片型号，所以又安装了2019.

第二步：创建工程

在这里插入图片描述打开软件后的界面是这样的，点击create project，之后会出现下面的界面在这里插入图片描述
定义好工程名字，注意一定不能出现中文，在工程的整个路径中都不要出现中文，软件的安装路径也不要出现中文，vivado对中文是相当不友好的，会出现各种想不到的错误。定义好工程名字之后next
在这里插入图片描述
如图选择好，这里勾不勾选添加资源都没有大的影响，这里勾选上可以在工程建立之后在添加文件，如果不勾选，后面的界面就会让你添加文件（当然也是可以直接next的），选好之后next
在这里插入图片描述
这里要为芯片选型了，芯片型号在手册可以查到，所以一点更要养成查手册的习惯，这里一定不要选错，否则后面添加约束文件可能找不到端口，一切无误之后next---->finish

第三步：添加文件

在这里插入图片描述
点击source窗口的+号在这里插入图片描述
选择添加design文件在这里插入图片描述
在这里插入图片描述
定义好文件名，next
在这里插入图片描述
定义该文件里的模块名，这里默认与文件名相同，建议模块名和文件名相同以免例化时混淆，OK在这里插入图片描述
可以注意到source窗口出现了我们添加的文件，双击文件就会出现右面的红色窗口，我们就可以在里面直接敲上我们的代码在这里插入图片描述
CTRL+S保存，至此我们的设计文件就添加完毕了

第四步：添加约束文件

如果你有现成的约束文件，可以像添加设计文件一样添加约束文件，如果没有的话，可以这样来约束

首先先综合一下在这里插入图片描述
在这里插入图片描述
ok之后需要等待一段时间，在这里插入图片描述
综合完成之后他会询问我们是否继续进行实现，这里我们选择取消，然后我们点击下面open synthesis design在这里插入图片描述
之后我们就可以看到这样的界面（注意右上角）在这里插入图片描述
接下来就需要在下面的窗口对端口进行约束了，这时候我们需要查看手册找到对应的端口在这里插入图片描述在这里插入图片描述根据手册定义好端口在这里插入图片描述右面的红色框中选择默认即可，之后CTRL+S保存在这里插入图片描述注意这里的文件类型是xdc,定义好文件名，ok
之后我们就可以在source窗口看到刚刚添加的约束文件了在这里插入图片描述同样可以双击打开约束文件查看约束文件的写法，这里不再赘述。

第五步：生成bit文件并下载到开发板上面

在这里插入图片描述点击红色区域内容，之后要等一段时间，因为他要重新跑一边上面综合实现的步骤在这里插入图片描述完成之后，选择open hardware manager在这里插入图片描述将开发板连接电脑，通好电，点击自动连接在这里插入图片描述在这里插入图片描述
这里板子已经和电脑建立好连接，点击program device，工程便成功下载到板子里（如果前面没有出现错误的话）

这里需要注意的是，如果代码需要更改，每次更改完重新下载的时候都需要重新生成bit文件。

第六步：观察板子运行情况验证代码

这里上传视频有点麻烦，，如想看效果视频请移步我的公众号：FPGAer的自我修养在这里插入图片描述
欢迎关注

第七步：关于仿真

前几次的项目都做到仿真就结束了，仿真的目的是为了检查代码有没有问题，这里也可以添加仿真文件，用vivado直接仿真代码，查看波形图是否和代码描述相符。仿真的关键就是耐心耐心耐心，一点一点的在波形图里找错误，这次主要讲解如何将工程下载到开发板中，更真实的体会FPGA设计的乐趣，对仿真步骤就不再赘述了，有兴趣可以查阅相关的教程。

自此，vivado的使用方法你学废了吗？

Fanxin Meng
关注
专栏目录
《Artix7修炼秘籍》-MIA701第二季20171009.pdf
07-23
PCIE开发相关基础，基于vivado的工程，详细描述了如何利用IP建立PCIE连接，很适合新手。
Xilinx 7系列FPGA之Artix-7产品简介
孤独的单刀
01-19 6488
Xilinx 7系列FPGA之Artix-7产品简介
Artix7系列FPGA实现SDI视频编解码+图像缩放，基于GTP高速接口，提供2套工程源码和技术支持
最新发布
qq_41667729的博客
07-17 752
Artix7系列FPGA实现SDI视频编解码+图像缩放，基于GTP高速接口，提供2套工程源码和技术支持
FPGA
BLACKHOLE6的博客
01-10 262
真好，我终于有勇气去写一点关于FPGA的文章了，继续和大家一起来分享！每日一更！
VIM修炼秘籍
leo1949asd的专栏
04-08 881
https://github.com/wklken/k-vim https://github.com/spf13/spf13-vim http://pyclewn.sourceforge.net/ https://github.com/Shougo/vimshell.vim 一秒边黑客
VivadoIP数字系统设计流程.pdf
07-26
- 选择正确的器件系列、封装、速度等级和器件型号，本案例中使用的是Artix-7系列的xc7a35tcsg324芯片。 - 查看项目摘要，确认无误后完成新工程的创建。 2. 修改工程设置属性 - 修改工程属性以便能够访问Xilinx...
Xilinx教学视频
10-14
《Xilinx教学视频》是一系列专门针对Xilinx公司产品，特别是Artix-7 FPGA的...通过学习这套教程，不仅可以掌握Artix-7 FPGA的基础知识，还能提升硬件描述语言编程技能，理解FPGA设计流程，为实际项目开发打下坚实基础。
fpga_vivado_zynq修炼秘籍
11-21
2. **Vivado使用指南**：详解Vivado的设计流程，包括项目创建、IP核选择、时序分析、硬件编译等步骤，以及如何在Vivado中进行调试和性能优化。 3. **Zynq架构**：解析Zynq SoC的体系架构，包括处理系统（PS）和可...
wp416-Vivado-Design-Suite
06-13
描述中的"wp416-Vivado-Design-Suite 使用说明"意味着这份压缩包文件包含的是Vivado Design Suite的使用指南，可能会详细介绍软件的安装步骤、界面导航、设计流程、命令行操作、项目管理、IP核的创建和复用、综合与...
Xilinx FPGA Artix-7官方开发板赏析
ic2121的博客
06-02 1892
Artix®-7 器件在 28nm 节点实现最低功耗和成本，并且经过优化设计在低成本 FPGA 中实现最佳性能/功耗组合、AMS 集成、以及收发器线速。Xilinx® Artix® -7 系列 FPGA 重新定义了成本敏感型解决方案，功耗比上一代产品降低了一半，同时为高带宽应用提供一流的收发器和信号处理能力。Artix®-7 器件在 28nm 节点实现最低功耗和成本，并且经过优化的设计在低成本 FPGA 中实现最佳性能/功耗组合、AMS 集成、以及收发器线速。作者：abner_ma。下载ＵＳＢ转串口驱动。
FPGA最新资料大全
rd211com的专栏
04-01 797
光纤纵差保护同步接口的FPGA实现 一种通用SPI接口的FPGA设计与实现 WP324 -采用低成本FPGA的全新高速广播视频连接解决方案 直序扩频的研究与FPGA实现 基于FPGA的空调控制器设计 基于正余弦编码器反馈处理的FPGA在伺服驱动中的应用 利用FPGA 实现与TS201 的LinkPort 高速数据 FPGA实现智能函数发生器设计 基于FPGA的手持式数字存储示波器显
《机器学习100修炼秘籍》
学-> 思->用
11-12 445
100-Days-Of-ML-Code 100 Days of Machine Learning Coding as proposed by Siraj Raval Get the datasets from here Data PreProcessing | Day 1 Check out the code from here. Simple Linear Regression | D...
Xilinx 7系列FPGA之Artix-7产品简介_artix 7怎么样，2024年最新一个APP从启动到主页面显示经历了哪些过程
2401_84160272的博客
04-17 1476
Artix-7 FPGA 提供业界集成度最高的 Type-1 单芯片密码 (SCC) 解决方案，可实现卓越、安全的 SWaP-C 结果。丰富的 DSP 资源允许波形处理能力将调制解调器和加密引擎集成在一个芯片上。具有 1.25Gb/s LVDS 和 PCIe Gen2 x4 的高并行和串行 I/O 性能1,066Mb/s DDR3 内存接口支持使用标准型记忆体的视频数据缓冲高达 930 GMACS 用于基带信号预处理和射频信号增强系统集成在 19x19mm 封装中，适用于电池供电的手持无线电。
XLINX AX7050B开发板上综合E203的工作分享
qq_41286487的博客
07-21 208
解决方式：将vivado项目下的Verilog目录下的e203_defines.v、config.v、i2c_master_defines.v这三个文件都修改成Verilog Header的类型，并设置成global include属性。6、bit流生成成功后，开启FPGA并连接，在vivado的硬件管理部分找到我们的FPGA，并将bit流通过“Program Device”选项写入到FPGA中。5、综合和实现成功，在生成bit流的时候，出现端口未约束的问题。3、根据项目需求编写约束文件。
ARTIX-7 XC7A35T实验项目之流水灯
weixin_51028584的博客
10-10 3997
ARTIX-7 XC7A35T实验项目之流水灯
Xilinx Artix-7 FPGA
chenniangu7653的博客
07-15 1914
1:Xilinx Artix-7 FPGA 【1】之实现DEMO工程并烧写 2:https://blog.csdn.net/weixin_44355157/article/details/88953671 3:Xilinx 软件开发套件 (SDK)、SDSoC 开发环境、 以及生态系统合作...
ARTIX-7 XC7A35T实验项目之按键点灯
weixin_51028584的博客
10-21 623
ARTIX-7 XC7A35T实验项目之按键点灯
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值