![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog
liujing12325878
这个作者很懒,什么都没留下…
展开
-
python自动生成Verilog的testbench脚本
python自动生成Verilog的testbench脚本类似quartus自动生成的脚本。#=================================================================# Project :Design Compiler# File Name :verilog_inst.py# Author :MirrorL# E-mail :liujing1232@whut.edu.cn#原创 2020-10-14 19:46:47 · 1106 阅读 · 0 评论 -
关于多周期路径约束
一、什么是多周期路径约束?不管是quartus中还是在Vivado中,默认的建立时间和保持时间的检查都是单周期的,如图1所示,也就是说如果A时刻发送,B时刻捕获,这两者之间相差一个时钟周期,也就是很多文献所说的current launch和current latch,但是某些情况下,这两者之间并不一定只是一个时钟周期,比如加上一个捕获使能信号,或者跨时钟域的情况,两者时钟有相位差的情况,此时就需...原创 2020-02-16 14:56:50 · 3020 阅读 · 0 评论 -
CORDIC算法在Verilog中计算三角函数的理论基础与MATLAB实现
一、数学原理如图所示,(x2,y2)是(x1,y1)旋转θ角度得到,因此可以有:经过变换得到:提出cos(θ)便可以得到伪旋转方程:伪旋转仅实现了正确的角度旋转,但向量模值变为原来的1/cosθ。tanθ = 2^(-i),i为自然数,则上式变为:只需要提前制作一个表格将N次迭代的数据保存,在Verilog中就可以直接调用:而计算角度和cos、sin值采取的方法不同,计算...原创 2019-09-16 21:13:51 · 4152 阅读 · 0 评论 -
verilog一定要避免负数运算!
1、verilog一定要避免负数运算、除法运算、取余运算,特别是负数的乘除运算!易出现意想不到的错误并且占资源!2、负数运算参与的所有因式位宽必须相同!...原创 2019-09-20 09:46:47 · 6388 阅读 · 0 评论