1.1 CPU的组成（运算器与控制器）
运算器
算术逻辑单元ALU
对数据的算术和逻辑运算
累加器AC
运算结果或源操作数的存放区
数据缓冲寄存器DR
暂时存放内存的指令或数据
状态条件寄存器PSW
保存指令运行结果的条件码内容如溢出标志、状态标志与控制标志
功能
执行算术运算、逻辑运算、逻辑测试
控制器
指令寄存器IR
存储即将执行的指令
程序计数器PC
存储即将执行指令的地址
地址寄存器AR
保存当前CPU所访问的内存地址
指令译码器ID
分析指令操作码
功能
控制整个CPU的工作，包括程序控制、时序控制等
主存地址寄存器MAR
用来保存当前CPU所访问的内存单元的地址
1.2 数的编码
整数
原码
数的正常二进制表示，最高位为符号
- 有+0(0 0000000) -0(1 0000000)
反码
正数为原码，负数为原码除符号位按位取反
- +0(0 0000000) -0(1 1111111)
补码
正数为原码，负数为原码除符号位按位取反+1
- +0 = -0(0 0000000)
移码
补码的符号位取反
机器字长多少位，一个数就有多少位（加上符号位）
浮点数
阶符+阶码+数符+尾数
阶码决定数值范围，尾数决定数值精度
尾数需规格化（带符号尾数的补码必须为1.0xxxx或0.1xxxx）
运算
- 对阶：小阶向大阶看齐，较小的阶码增加几位，尾数就右移几位
- 尾数计算：相加，减则加负数
- 结果规格化：带符号尾数转换为1.0xxxx或0.1xxxx
1.3 校验码
码距
00 -> 11 : 2
01 -> 11 : 1
码距越大，越利于纠错和检错
奇偶校验码
奇校验：1的个数为奇数
检一位错，无法纠错
循环冗余校验码CRC
只能检错不能纠错
找出一个能整除多项式的编码
- 原始报文除以多项式，讲所得到的榆树作为校验位加载原始报文之后，发送给接收方
- 校验码位数越长，校验能力越强
- 求CRC编码时采用模2运算（按位运算，不发生借位和进位）
注意计算方法
海明码
数据n位，校验k位，2^k-1 >= n+k
所有位都编号，从低到高从1开始，校验位位于1 2 4 8 …
其余位为数据位
步骤：
- 计算出每个校验位分别校验哪几位
- 把这相应的几位进行异或，结果填到校验位
1.4 Flynn分类
指令流I 数据流D
SISD
SIMD
MISD 不可能、不实际；流水线计算机
MIMD（主流）
一个或多个：控制部分（指令流）、处理器（数据流）、主存模块（指令流+数据流）
1.5 计算机指令
组成
操作码 + 操作数（参加运算的数据的地址）
过程
取指令：程序计数器PC中的指令地址取出，送入地址总线，CPU依据指令地址去内存中取出指令内容存入指令寄存器IR；
分析指令：指令译码器进行分析，分析指令操作码；
执行指令：取出指令执行所需的源操作数。
指令的寻址方式
顺序寻址方式
跳跃寻址方式
指令操作数的寻址方式
立即寻址：地址码为操作数本身
直接寻址：地址码为操作数在主存中的地址
间接寻址：地址码所指向的存储单元存储的为操作数的地址
寄存器寻址：地址码为寄存器编号
其他
指令系统
CISC：复杂；指令多、变长；使用频率差异大；多种寻址；微程序控制技术；研制周期长
RISC：精简；指令少、定长；使用频率差异小；寻址少；通用寄存器；硬布线逻辑控制；适合流水线；优化编译；有效支持高级语言
指令流水线
流水线周期：指令分成不同执行段，执行时间最长的段为流水线周期
**流水线执行时间：1条指令总执行时间 + （总指令条数-1） * 流水线周期
流水线吞吐率：总指令条数 / 流水线执行时间
流水线加速比：不使用流水线总执行时间 / 使用流水线总执行时间
超标量流水线技术：常规流水线度为1，即每个阶段只执行一个部分。当度大于1时为超标量，度为3为3条流水线并行（取值、分析、执行每个阶段都同时处理三条指令） --> 指令条数 = 指令条数 / 度，再套用流水线执行时间的公式
存储器
CPU内通用寄存器 - Cache - 主存储器 - 联机磁盘存储器 - 脱机光盘、磁盘存储器
局部性原理
时间 空间
Cache
主存与Cache硬件自动映射
映像方式
直接映像：Cache等分成块，主存也等分成块并编号。主存的块与Cache的块对应固定（块号相同才命中）
全相连映像：主存中任意一块都与Cache任意一块对应，速度慢
组组相连映像：组间直接映像组内全相连（主存中组号与Cache组号相同才能命中）
Cache 命中率
1.6 系统可靠性分析
平均无故障时间MTTF = 1 / 失效率
平均故障修复时间MTTR = 1 / 修复率
平均故障间隔时间MTBF = MTTF + MTTR
系统可用性 = MTTF / (MTTF + MTTR) * 100%
42
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
