常用电平标准整理

最新推荐文章于 2024-01-05 17:16:14 发布
最新推荐文章于 2024-01-05 17:16:14 发布
阅读量361 收藏 1
点赞数
分类专栏： 笔记 文章标签： 嵌入式 硬件 串口通信
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43680485/article/details/121488228
版权

TTL电平标准

输出 L: < 0.8V H: > 2.4V
输入 L: < 1.2V H: > 2.0V

CMOS电平标准

输出 L: < 0.1 * Vcc H: > 0.9 * Vcc
输入 L: < 0.3 * Vcc H: > 0.7 * Vcc

RS232电平标准

逻辑1：-3～-15V
逻辑0：+3～+15V

RS485电平标准

发送端：
逻辑1：A-B: +2 ~ +6V
逻辑0：A-B: -2 ~ -6V
接收端：
逻辑1：A-B: ≤ -200mV
逻辑0：A-B: ≥ +200mV

参考资料：

  1. rs232电平和TTL电平的区别

http://m.elecfans.com/article/573461.html

  1. RS485硬件标准1-电平定义

https://blog.csdn.net/u012351051/article/details/78875460

OnePunchP
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度
04-18
常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度 比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用 注意事项。
常用电平标准的整理doc
02-11
常用电平标准的整理 电平标准是电子设计的基础，也是求职、笔试的必考内容。在电子设计中，电平标准是指在数字电路中使用的逻辑电平标准，用于定义逻辑电路的输入、输出电平范围及相关参数。常用的电平标准有 TTL、...
常用电平标准说明
weixin_30684743的博客
10-04 1059
简要说明常遇到的电平标准：TTL、RS232、RS485、RS422 （1） TTL 供电范围在0~5V；如74系列都是5V供电 对输出：大于2.7V是高电平；小于0.5V是低电平 对输入：大于2V是高电平；小于0.8V是低电平 注意:TTL电平输入脚悬空时内部认为是高电平，且TTL电平输出不能驱动CMOS电平输入。 （2） CMOS 供电范围在3~15V；如...
常用电平标准（TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232）
gp18391818575的博客
06-15 7796
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度 比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用 注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容...
常用的电平标准（TTL,RS232,RS485）
最新发布
weixin_60324241的博客
01-05 1416
输入，低于1.2V就认为是0，高于2.0V就认为是1。于是TTL电平的输入低电平的噪声容限就只有(0.8-0)/2=0.4V，高电平的噪声容限为(5-2.4)/2=1.3V。电平标准：是数据1和数据0的表达方式，是传输线缆中人为规定的电压与数据的对应关系，串口常用的电平标准有三种：TTL,RS232,RS485。逻辑1：两线压差：+2V ~ +6V。逻辑0：两线压差：-2V ~ -6V。，两线压差：-2V ~ -6V表示。两线压差：+2V ~ +6V表示。逻辑0：+3V ~ +15V。
电平标准详解
热门推荐
Derek Qu的博客
08-02 1万+
很多资料对于逻辑电平的介绍不太好，我其实没有看懂，自己鼓捣了一下，对逻辑电平的定义和常用逻辑电平进行了整理，后期继续更新。
【整理】常用通信接口一（串口、RS232、RS485、USB、TYPE-C原理与区别）.pdf
09-22
然而，RS232接口的传输距离有限，信号电平较高，对接口电路有损坏风险，而且传输速率较低，一般不超过20Kbps。 RS485接口设计为解决RS232的传输距离问题，采用了差分信号传输，仅需要两根线（+和-或A和B）。这种差...
电磁兼容性原理与设计[整理].pdf
10-12
【电磁兼容性原理与设计】 ...开发者需要了解并遵循相关的电磁兼容性标准和规范，合理设计电路、屏蔽、接地等，以减少和消除电磁干扰。同时，在设计过程中考虑到设备的敏感度和抗干扰能力，以达到最佳的电磁兼容状态。
2007年10月自考试题计算机通信接口技术全国试卷整理.pdf
11-01
11. **串行通信接口标准**：微机系统常用的串行通信接口标准是RS-232C。 12. **8254工作模式**：8254的方波发生器工作在方式2。 13. **8254单脉冲产生**：8254通过软件触发选通产生单脉冲的工作方式是方式0。 14....
南大网院Internet原理、电子商务安全、信息检索、信息组织期末考试整理教材.pdf
06-21
- **局域网（LAN）**：常用基带同轴电缆的特性阻抗为50欧姆。 - **网络协议**：主要由语义、语法和定时三要素组成，定义了通信双方如何理解和交换信息。 - **DNS**：域名系统，负责将人类可读的域名转换为IP地址...
常用的电平标准.doc
12-05
常用的电平标准，
常用电平标准
08-15
常用电平标准的讨论(TTL_ECL_PECL_LVDS_CMOS_CML_GTL_HSTL_SSTL)
一些常用的电平标准
01-20
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 　　TTL：Transistor-Transistor Logic 三极管结构。 　　Vcc：5V;VOH>=2.4V;VOL=2V;VIL=2.4V;VOL=2V;VIL=2.0V;VOL=1.7V;VILCMOS输入。 　　CMOS：Complementary Metal Oxide SemiconductorPMOS+NMOS
总结一些常用的电平标准
07-14
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL：Transistor-Transistor Logic三极管结构。Vcc：5V;VOH>=2.4V;VOL=2V;VIL=2.4V;VOL=2V;VIL=2.0V;VOL=1.7V;VILCMOS输入。CMOS：Complementary Metal Oxide SemiconductorPMOS+NMOS。Vcc：5V;VOH>=4.45V;VOL=3.5V;VIL=3.2V;VOL=2.0V;VIL=2V;VOL=1.7V;VIL=1.1V;VOL=0.85V;VIL=1.4V;VOL=1.2V;VIL<=0.8VHSTL是主要用于QDR存储器的一种电平标准：一般有V?CCIO=1.8V和V??CCIO=1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考
各种常见电平标准接受.pdf
05-19
TTL，ECL，PECL，LVDS、CMOS、CML, GTL, HSTL, SSTL电平标准
电平标准整理
小昊
03-03 1847
电平标准
【技术干货】数字电路电平标准
wusuowei1010的博客
06-14 1904
信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。最基本的单端信号逻辑电平为CMOS、TTL，在此基础上随着电压摆幅的降低，出现LVCMOS、LVTTL等逻辑电平，随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。
常用逻辑电平标准总结
夏沫的杂物间
08-27 8404
写在前面： 本文章旨在总结备份、方便以后查询，由于是个人总结，如有不对，欢迎指正；另外，内容大部分来自网络、书籍、和各类手册，如若侵权请告知，马上删帖致歉。 要了解逻辑电平的内容，首先要知道以下几个概念的含义： 输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入...
pcie接口电平标准
09-19
PCIe（Peripheral Component Interconnect Express）接口电平标准包括以下几个方面。 首先，PCie接口采用多信号电平标准，即不同的信号线使用不同的电平表示不同的信号状态。其中，差分信号电平主要有LVDS（Low Voltage Differential Signaling）和CML（Current Mode Logic）两种，它们分别用于对传送的差分信号进行编码和解码。 其次，LVDS电平标准是目前常用的一种差分信号电平标准，具有低功耗、高抗干扰能力、高速传输等特点。在LVDS电平标准中，一个差分信号对使用正/负两个电平表示，通常分别是2.5V和0.5V。 再次，CML电平标准是较新的一种差分信号电平标准，也是目前主要应用于高速传输的接口标准之一。CML电平标准的电压范围通常是0.3V到2.0V之间，比LVDS电平低，但其传输速率更高、功耗更低。 此外，PCIe接口还采用了一些其他电平标准，例如单端信号电平标准，用于控制和配置通信，常见的有TTL（Transistor-Transistor Logic）、CMOS（Complementary Metal-Oxide-Semiconductor）等。 综上所述，PCIe接口电平标准包括LVDS、CML等差分信号电平标准，以及TTL、CMOS等单端信号电平标准。这些电平标准根据不同的应用需求，提供了低功耗、高速传输、抗干扰等特性，为现代计算机接口的高效通信提供了支持。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值