【FPGA】浙江大华_笔试面试题目分享

芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球
四社区联合力荐！近500篇数字IC精品文章收录！
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍

笔试
主要考察课程为“c语言，fpga，数电”；
知识点包括：
依据真值表画电路图，
画状态图写fpga程序，
三目运算符与选择器比，哪一个使用的资源多，
c语言考察联合变量，指针变量等内容。

一面
讲解一个跟FPGA相关的项目经历，直接上板的内容，fpga上板的经历
你所设计的同步fifo和异步fifo跟资料里面的设计有什么差异
你FPGA项目所使用的quartus指定的器件是什么
数码管显示，是用什么去显示的，特殊编码，数码管用什么编码，数据转换，led安克码，指定器件
fpga资源包括什么？

FPGA资源包括什么
逻辑资源：FPGA包含大量的逻辑门，如AND门、OR门、NOT门等。这些逻辑门可以配置为执行特定的计算任务或实现特定的逻辑功能。
存储资源：FPGA具有不同类型的存储资源。其中包括：
寄存器：用于存储中间结果、状态变量和控制信号。
块RAM（BRAM）：用于存储数据或查找表等小规模数据存储。
分布式RAM：存在于逻辑单元中的小型存储单元，用于快速存储和访问数据。
DSP资源：FPGA通常包含专用的数字信号处理（DSP）模块，用于高性能数字信号处理任务，如乘法、累加和滤波等。
I/O资源：FPGA上的输入/输出资源用于与外部世界进行通信。这些资源可能包括GPIO（通用输入/输出）、UART（通用异步收发传输）、Ethernet、PCIe等接口。
PLL（锁相环）：锁相环用于产生和控制FPGA内部的时钟信号，使其能够适应不同的时钟频率和时序要求。
时钟网络：FPGA内部有一个复杂的时钟网络，用于分配时钟信号到各个逻辑区块和存储单元。
运算单元：一些FPGA架构还可能包含特定的硬件运算单元，如乘法器、除法器等。
通信接口：一些FPGA可能还包含通信接口，如高速串行通信接口（如Gigabit Ethernet、PCIe等）。

ram的资源有哪几类？：

块RAM（Block RAM，BRAM）：块RAM是FPGA内部的一种专用存储器资源，通常用于存储大量数据和查找表。BRAM具有较高的存储密度和快速的访问速度，因此在许多应用中被广泛使用。它适合存储中间结果、缓冲区和数据表等。
分布式RAM（Distributed RAM）：分布式RAM存在于FPGA的逻辑单元中，每个逻辑单元都包含一小段存储器。它可以通过在Verilog或VHDL代码中定义信号来创建。分布式RAM通常用于存储较小的数据集或中间变量，它们在时钟周期内能够提供更快的访问速度，但存储容量较块RAM较小。
线路缓冲RAM（LUTRAM）：线路缓冲RAM也是分布式RAM的一种形式，但是它用于存储LUT（查找表）数据。在某些FPGA架构中，LUT可以用作RAM来实现较小的存储需求。

触发器，锁存器的区别
代码编写如何避免锁存器
描述一下三段式状态机
其中三段式状态机的第三段能用组合逻辑吗
格雷码编码的特点
亚稳态产生的根本原因
亚稳态能完美消除吗？
如何降低亚稳态发生的概率，有一个公式

亚稳态发生的概率=（建立时间+保持时间）/时钟周期
降低亚稳态的方法：
1.增大时钟周期
2.换性能更好的工艺，更小的setup time和hold time

setup time hole time 除以频率 周期除以周期
使用更快的器件
单bit跨时钟域，有什么需要注意的
懂得怎么看手册，怎么看协议
希望能把iot ram 分布式搞清楚，实现方法实现步骤理清楚

二面
基本的验证单元
mailbox 数据类型
异步fifo的原理
异步FIFO中空满信号怎么产生的
格雷码为什么跨时钟域不会出现错误
格雷码出错会如何影响异步FIFO的工作，单bit采到沿上，采5采6，采到5采到6的快慢有变化，5556，5566，
fpga里面最基本的逻辑单元

FPGA中最基本的逻辑单元
FPGA中的基本单元包括查找表（LUT）、进位链（Carry Chain）和寄存器（Register）。这些基本单元共同构成了FPGA的逻辑、算术和时序功能，使得FPGA成为一种灵活且功能强大的可编程硬件平台。

HR面
籍贯，父母做什么，家里有无兄弟姐妹，最困难的时候，怎么克服，父母对成长的帮助，留学经历的帮助等