DDR基础

已于 2024-11-01 15:41:20 修改
阅读量572 收藏 9
点赞数 5
分类专栏： 接口 DDR 文章标签： fpga开发
于 2024-05-29 20:31:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43740004/article/details/139199025
版权

1.DDR概念

DDR的全称应该为DDR SDRAM, 是Double Rata SDRAM的缩写，是双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来。
SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输，而DDR内存则是在一个时钟周期内传输两次数据，它能够在时钟的上升期和下 降期各传输一次数据，因此称为双倍率同步动态随机存储器，DDR内存可以于SDRAM相同的总线频率下达到更高的数据传输率，主要的作用为了和CPU频率同步。
DDR SDRAM已经经历了五代发展，分别是：
（1）第一代是DDR SDRAM，允许在时钟上边沿和下边沿传输数据，2bit数据读预期能力；
（2）第二代是DDR2 SDRAM, 4bit数据读预期能力，即两倍于上一代DDR内存预读取能力；
（3）第三代是DDR3 SDRAM, 支持8bit预读取能力；
（4）第四代是DDR4 SDRAM，支持8bit预读取能力
（5）第五代是DDR5 SDRAM，支持16bit预读取能力

2.DDR性能变化

从DDR到DDR5的主要变化包括耗电、容量、读取速率 ：DDR5的工作电压已经降低到1.1v，芯片的容量已经越来越大，DDR5的预读取已经变为了16n。

Feature/OptionDDRDDR2DDR3DDR4DDR5
Voltage(V)2.51.81.51.21.1
Devices Widthx4,x8,x16x4,x8,x16x4,x8,x16x4,x8,x16x4,x8,x16
Die Density64Mb~1Gb128Mb~4Gb512Mb~8Gb2Gb~16Gb8Gb~64Gb
Data Rates200~400MT/s400~800MT/s800~1600MT/s1600~3200MT/s3200~6400MT/s
Prefetch2n4n8n8n16n
Bank4884 banks per group2 or 4 banks per group
Bank GroupNANANA4 for x4/x8; 2 for x168 for x4/x8;4for x16
Burst Length2,4 or 84 or 88816

随着DDR的演进，分别发生了以下的变化：
Devices Width:芯片位宽，芯片的数据宽度，一般为/4/8/16
Die Density: 芯片容量，其他相变存储器的容量可以设计的更大；
Data Rates：带宽，DDR的演技升级的目的之一就是增加芯片的带宽，DDR4最大带宽达到了3.2G,DDR5达到了6.4G;
Bank Group: bank组数量，整个颗粒的bank数量 = bank group * bank

3.DDR端口介绍

以DDR4 SDRAM 为例，介绍DDR的端口

3.1电源

SymboltypeDescription
VDDSupplyPower supply:1.2v
VDDQSupplyDQ Power supply:1.2v
VppSupplyDRAM activating power supply:1.2v
VREFCASupplyreference voltage for control, command and address pin
VssSupplyGround
VssQSupplyDQ Ground

3.2 信号

SymboltypeDescription
CKEInputclock enable
CS_NInputChip select:ALL commands are masked when CS_n is registered HIGH
ODTInputOn-die termination: ODT enables termination resistance internal to the DDR4 SDRAM
RESET_nInputActive LOW asynchronous reset: Reset is active when RESET_n is LOW, and inactive when RESET_n is HIGH
DQI/OData input/output: Bidirectional data bus
DQS_t, DQS_sI/OOutput with READ data, input with WRITE data

4 DDR 框架分析

4.1 如何访问一个存储单元

（1）发送一个片选信号，选中要操作的芯片
（2）发送bank地址，选择哪一个bank
(3) 发送行地址，选中要读取的行
（4）发送列地址，最终选中存储单元
（5）通过DQ将数据输出

4.2 如何计算单个芯片的容量

单个芯片容量 = （2^(行地址数+列地址数)）*bank数

以1024Meg x 8 为例：

/*
Number of bank groups : 4
Bank group address:   BG[1:0]
Bank count per group:4
Bank address in bank group :BA[1:0]
Row addressing             :64k(A[15:0])
Column assressing          :1k(A[9:0])
Page size               :1kB
*/
//8位数据宽
内存容量 = （2^(number of bank group)x2^(bank count)x2^(row number)x2^(col number)）
= 2^2x2^2x2^16x2^10x8 = 8Gbit = 1GByte = 1GB
Page size = 2^(col addressing number) *(DQ位数)/8 = 2^10 *8/8 = 1024B = 1024KB

4.3DDR4 功能模块框图

以MT40A512M16 512Meg x16为例进行分析：
在这里插入图片描述
（1）如图所示该芯片容量为8GB，有两种计算方法或者是两种解释

第一种：1.芯片容量 = 2^（bank addressing + row addreessing + col addressing）/8(变为byte,8bit变为1byte)x 芯片位宽
=2^（16+10+6）/8x 16=512MB x16 =8GB
第二种：2.芯片容量 = 2^（bank addressing + row addreessing + (col addressing- num of burst type)）/8(变为byte,8bit变为1byte)x 芯片位宽x n-prefetch
=2^（16+7+6）/8x 16*8=512MB x16 =8GB
该芯片burst type功能占用col addressing 3 根线，实际的列地址只有7根
所以一个DRAM地址cell真实容量不是16bit,而是16x8 = 128bits,即16个字节，这也是预存取的真正意义。

4.4DDR4 state diagram

在这里插入图片描述

（一）DDR 基础介绍——（演进、构成、存储原理）
Mr.翟的博客
02-06 6万+
文章目录一、什么是DDR1.1 DDR的演进变化1.2 DDR的内存组成1.2 DDR的内存原理二、DDR命令参数三、DDR传输方式 一、什么是DDR   我们常说的DDR，亦即DDR SDRAM，指的是PC端或者消费电子（手机，平板）中的内存，是 “Double Data Rate Synchronous Dynamic Random Access Memory”（双数据率同步动态随机存储器）的简称，它允许在时钟脉冲的上升沿和下降沿传输数据，其主要作用是为了和CPU频率同步，进而大大提高数据传输效率。
DDR基础概念理解
And乔的博客
05-11 2219
DDR学习第一趴 本部分主要做基础概念介绍，争取达到阅读完此小节，可以对DDR的相关概念有基本认知 1. 常规名词介绍 流程概念理解 名词 说明 BL Burst length，突发长度，突发是指同一行中相邻的存储单元连续进行数据传输的方式，连续传输所设计到存储单元（列）的数量就是突发长度（SDRAM），在DDR SDRAM中指连续传输的周期数 Bank SDRAM中的基本单元，一个bank代表一个行列组成的基本单元，一般都是8bank结构 RAS Row Address St
DRAM的tRFC为啥不同的density会不一样的？
一个DRAM从业者的告白
03-20 751
refresh的command严重影响DRAM的performance，导致访问DRAM的latency增加的原因就是因为tRFC. 我们当然希望容量的增加是不要以牺牲性能为代价。DDR4亦然，DDR5既通过增加row的方式来增加density，也通过增加bank数量来增加density，所以道理亦然。拿DDR3 8个bank而言，假如REF是打开所有的bank的某条row的。，这个时候，tRFC的时间就会随着density的增加而增加。所以我们可以用8(bank)*8条row的方式来做，
DDR SDRAM技术总结
12-26
介绍DDR SDRAM的一些概念和难点，主要结合上一篇SDRAM的介绍加以对比，同时着重讲解主流DDRⅡ技术，最后结合硬件设计提出一些参考
DDR SDRAM
weixin_45814501的博客
07-20 205
DDR SDRAM
DDR SDRAM的一个小介绍
weixin_48956120的博客
07-20 1716
DDR4、组成结构，容量计算，接口数据传输，ODT，数据翻转DBI
DDR基础系列-SDRAM
sqzjiayou的博客
03-25 1131
与预充电不同的时，刷新操作是一个定时的操作，间隔一段时间后，必须执行一次。FPGA内部的RAM存储资源很少，当我们需要存放大量数据时（如缓存一帧摄像头的图像、缓存以太网下发的大量数据等等），内部RAM的空间不够。模式寄存器（Mode Register），主要设置SDRAM的写操作模式，CAS潜伏期，地址模式、突发长度。通过输出不同的数值，SDRAM可以执行不同的指令。读操作：在输入完列地址并且为读操作之后，等待一个读潜伏期（CL）后，SDRAM输出读数据，读数据突发个数与模式寄存器中设置的突发长度有关。
3.1 双倍速率SDRAM DDR Double Data Rate SDRAM
qq_28664971的博客
04-08 1044
3.1 双倍速率SDRAM DDR Double Data Rate SDRAM1 DDR是什么？2 参考链接 1 DDR是什么？ 通常接触的都是SDRAM，synchronous dynamic random-access memory，同步动态随机存储器。现在用的DDR就属于这一类，在DDR那一章节再详细分析。 SDRAM从发展到现在已经经历了五代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM。 LOW
DDR基础原理与测试SOP
07-26
DDR基础原理与测试SOP
DDR基础知识和PCB布线设计
04-17
DDR 基础知识和 PCB 布线设计 DDR 基础知识 ------------- ### 基本概念 DDR（Double Data Rate）是指双倍速率同步动态随机存取存储器，严格来说应该叫 DDRSDRAM。DDR 与 SDRAM 的区别在于，SDRAM 只在时钟周期的...
DDR基础原理介绍
吴建明wujianming_110117
02-10 7442
DDR基础原理介绍 1、前言 DDR的全称为Double Data Rate SDRAM，双倍速率的SDRAM，SDRAM在一个CLK周期传输一次数据，DDR在一个CLK周期传输两次数据，分别在上升沿和下降沿各传输一次数据，该概念称为预取，在描述DDR速度的时候一般使用MT/S单位，每秒多少兆次数据传输。 2、DDR结构框图 以Micro的DDR3L芯片MT41K256M16进行结构框图的介绍，该芯片是一款512MB的DDR3L内存芯片，框图如下所示： 对上面给出的框架图各个标号进行简单介绍： （1
如日中天的DDR SDRAM基本原理详细介绍
07-22
如日中天的DDR SDRAM基本原理详细介绍
DDR SDRAM工作原理
Hierro的DDR世界
04-20 5394
从网上转载了一片关于DDR SDRAM工作原理的文章，加上最近正好在写一个关于DDRn SDRAM Road Map 的培训资料，就正好收藏起来了。 此文与我之前看到的关于DDR院里的文章差不多，简单的介绍了，适合入门。 我心狂野的bolg-DDR工作原理
SDRAM、DDR SDRAM 学习笔记
szdsid的博客
11-18 2600
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决...
DDR SDRAM内存发展历程
EVERSPIN的博客
07-15 932
DDR SDRAM是具有双倍数据传输率的SDRAM，其数据传输速度为系统时钟频率的两倍，由于速度增加，其传输性能优于传统的SDRAM。DDR SDRAM 在系统时钟的上升沿和下降沿都可以进行数据传输。SDRAM在一个时钟周期内只传输一次数据，它是在时钟上升期进行数据传输；而DDR则是一个时钟周期内可传输两次数据，也就是在时钟的上升期和下降期各传输一次数据。下面英尚微电子介绍DDR SDRAM内存发展历程。 （1）DDR SDRAM DDR SDRAM双倍数据率同步动态随机存取存储器，它是SDR SDRAM的
ddr与sdram的区别
crjmail的博客
08-17 6558
SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指 Memory工作需要同步时钟。 SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.(显卡上的DDR已经发展到DDR5)。 很多人将SDRAM错误的理解为第一代，也就是 SDR SDRAM，并且作为名词解释，皆属误导。 DDR即Double Data Rate双倍速率同步动态随机存储器
DDR-SDRAM技术原理总结
ctbinzi的专栏
06-14 3937
DDR SDRAM 全称： Double Date Rate Synchronous Dynamic Random Access Memory先说RAM（Random Access Memory），字面意思：随机访问存储器，其特点是可任意访问一个内存地址，其访问时间是一样的（相对于RAM出现之前的卡带和硬盘）。进一步DRAM（Dynamic Random Access Memory），与其相对应的是SRAM（Staic Random Access Memory），两者区别在于物理结构不一样，SRAM使用4-
【1】DDR---容量计算
Desperado376的博客
09-07 1983
4Gbit（总容量）=256M（地址空间）*16（位宽）density：芯片容量，bit为单位。3、按照行列关系进行计算。depth：地址空间，width：数据位宽。
DDR基础常识
最新发布
04-23
<think>好的，我现在需要帮助用户了解DDR的基础知识。用户已经提供了三个引用内容，我需要结合这些内容以及之前的对话历史来构建一个全面且易于理解的回答。 首先，用户之前的提问是关于芯片复位信号的重要性，而当前的问题转向了DDR的基础知识。因此，我需要确保回答专注于DDR，同时可能的话，将之前提到的复位信号相关内容联系起来，但用户没有明确要求这种联系，所以可能不需要。 接下来，我需要分析用户提供的三个引用： 引用1：DDR基础知识点汇总，里面提到了DDR的结构、带宽关系、预取技术、时序参数、容量计算、控制器架构、刷新机制、ZQC、ODT、Write Leveling等。这些都是DDR的关键知识点，需要涵盖在回答中。 引用2：DDR和LPDDR的对比，用汽车比喻，强调DDR的高性能和功耗，LPDDR的低功耗。这可能需要在比较部分提到，但用户主要问的是基础知识，所以可能作为扩展内容。 引用3：DDR3的基础知识，包括同步、动态、随机存取、双倍数据速率，以及预取技术。需要将这些内容整合到DDR的基本原理部分。 现在，我需要组织这些信息，使其结构清晰。可能的结构包括： 1. DDR的定义与核心特性：双倍数据速率、同步、动态存储、随机存取。 2. 关键组成结构：从channel到bank的层次结构。 3. 核心技术：预取、突发传输、时序参数。 4. 容量计算：公式和示例。 5. 高级功能：刷新机制、ZQC、ODT、Write Leveling。 6. DDR vs LPDDR：对比，引用用户的比喻。 7. 应用场景：根据性能需求选择不同类型。 同时，用户提供的引用中有一些专业术语和知识点，需要确保解释清楚，比如预取技术、时序参数中的CL值、ODT的作用等。还要注意使用用户提到的例子，比如DDR3的8bit预取，以及容量计算方法。 需要检查是否需要补充引用中没有但相关的基础知识，例如DDR的发展历史（DDR1到DDR5），或者更详细的读写流程，但用户的问题集中在基础，所以可能不需要太深入。 另外，用户可能对如何应用这些基础知识感兴趣，例如在设计中考虑时序参数或选择DDR类型，因此可以在应用场景部分简要提及。 需要确保回答符合格式要求：使用中文，行内公式用$...$，独立公式用$$...$$，正确使用引用标记[^1][^2][^3]。同时，生成相关问题，可能涉及DDR的时序计算、预取技术细节、与LPDDR的比较等。 最后，需要验证信息的准确性，例如DDR的预取技术是否在DDR3中是8bit，以及容量计算的公式是否正确。根据引用1和3，DDR3确实使用8bit预取，容量计算方法是正确的。 现在，将这些内容整合成一个结构化的回答，确保每个部分清晰，涵盖用户提供的引用内容，并自然融入引用标记。</think>##### DDR基础知识全面解析 --- #### 一、DDR核心定义与特性 **DDR（双倍数据速率同步动态随机存取存储器）** 是计算机系统中关键的高速存储器，其核心特性包括： 1. **双倍数据速率**：在时钟的**上升沿和下降沿**均传输数据，带宽相比单倍速（SDR）提升一倍，例如时钟频率为$f$时，有效数据传输速率为$2f$[^3]。 2. **同步操作**：读写操作与外部时钟严格同步，确保与处理器/控制器的时序匹配[^3]。 3. **动态存储**：依赖电容存储电荷，需周期性刷新（通常64ms刷新全部行）以维持数据，掉电后数据丢失[^3]。 4. **随机存取**：可直接访问任意存储单元，与顺序存储设备（如硬盘）形成对比。 --- #### 二、DDR的物理与逻辑结构 **层级关系**（由大到小）： ``` Channel > DIMM > Rank > Chip > Bank > Row/Column ``` - **Rank**：共享同一组控制信号的多个Chip集合，例如8颗8位Chip组成64位Rank[^1]。 - **Bank**：芯片内独立操作的存储区块，可并行访问（如DDR3通常含8个Bank）[^1]。 - **行与页**：一行（Row）对应存储阵列的一整行，激活后形成“页”供连续访问[^1]。 **容量计算示例**： 假设DDR3芯片参数为： - Bank数$B=8$ - 行地址位数$R=13$（行数$2^{13}=8192$） - 列地址位数$C=10$（列数$2^{10}=1024$） - 位宽$W=8$位 则单颗芯片容量为： $$ \text{Capacity} = B \times R \times C \times W = 8 \times 8192 \times 1024 \times 8 = 512\, \text{Mb} = 64\, \text{MB} $$ 多Rank组合可扩展总容量[^1]。 --- #### 三、核心技术解析 1. **预取（Prefetch）技术** DDR3采用**8n预取**：内部数据总线宽度是外部接口的8倍，每次传输从存储阵列预取8位数据，分8个时钟周期输出，提升吞吐量[^1][^3]。 $$ \text{理论带宽} = \text{数据速率} \times \text{总线宽度} $$ 2. **突发传输（Burst）** 连续传输多个数据单元（如BL8模式传输8个数据），减少地址切换开销。突发长度由控制器配置。 3. **关键时序参数** - **CL（CAS Latency）**：列地址选通延迟，单位为时钟周期，影响读取响应速度。 - **tRCD（行到列延迟）**：激活行到发送列命令的间隔。 - **tRP（行预充电时间）**：关闭当前行并准备新行的时间。 --- #### 四、高级功能与信号 1. **刷新机制** - **自动刷新（Auto Refresh）**：控制器定期发起，维持数据完整性。 - **自刷新（Self Refresh）**：低功耗模式下芯片自主完成刷新，用于待机状态。 2. **阻抗校准（ZQC）** 动态调整驱动器的输出阻抗，匹配传输线特性，减少信号反射[^1]。 3. **片上终端电阻（ODT）** 在接收端集成终端电阻，抑制信号振铃，尤其在多Rank系统中优化信号完整性[^1]。 4. **写入均衡（Write Leveling）** 补偿时钟与数据信号在PCB上的走线延迟差异，确保DDR3/4高速接口的时序一致性。 --- #### 五、DDR与LPDDR对比 | 特性 | DDR4 | LPDDR4/5 | |------------|----------------|----------------| | **性能** | 高带宽（3200Mbps+） | 中高带宽（4266Mbps+） | | **功耗** | 较高（1.2V） | 极低（0.6-1.1V） | | **应用** | 服务器、PC | 手机、IoT设备 | | **设计** | 需外部稳压电路 | 集成电压调节模块 | 类比：DDR如同高性能跑车，适合需要极致速度的场景；LPDDR则像混合动力车，平衡性能与能耗[^2]。 --- #### 六、典型应用场景 - **服务器**：使用多通道DDR4/5，配合ECC校验保障数据可靠性。 - **嵌入式系统**：选择LPDDR4X，满足空间与功耗限制。 - **图形处理**：GDDR6基于DDR架构优化，提供超高带宽（如显卡显存）。 --- ##### 相关问题 1. DDR4的Bank Group设计如何提升并发性能？ 2. 如何根据CL值和频率计算实际内存延迟？ 3. DDR5相比DDR4在预取和通道设计上有哪些改进？ 4. 为什么LPDDR5能在更低电压下实现更高频率？ 通过理解DDR的基础架构与关键技术，可更高效地进行内存选型与系统设计[^3]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值