前言
因为CPU和主存之间的速度差距较大,所以需要设计一些方案匹配问题
速度太慢解决问题:
1,硬件上,双口RAM和多模块处理器
2,设计层次结构优化电路:高速Cache
容量的问题:
设计层次结构优化电路:虚拟存储器
半导体存储器
存储器的基本概念
存储器的基本结构
-
原理:电容充放电
-
一个电容为一个存储元
-
一排的存储元为一个存储单元
-
存储元的矩阵是存储体
-
存储字长单位是位,通常8位,字节来描述**(其实都是位)**
-
只能一行有效,使用译码器的二进制位数转换成只有一行被选通
- 所以n位的地址,有2^n个存储单元(一行)
-
总容量的计算:
- 存储单元个数(有多少行)*存储字长(每行有多少给存储单元)
-
将整个电路封装成一个存储器芯片,需要设计一个片选线来选通整个芯片有效
-
控制电路:读写控制线+片选线
-
驱动器:提供电源让一条线选通
-
地址线-MAR位数,数据线-MDR位数
最后描述总容量还是采用多少位
寻址
按字寻址、按字节寻址
大端方式(正常)、小端方式(反向)