计算机组成原理
LaVine
这个作者很懒,什么都没留下…
展开
-
IO控制
显示器的指标显存:一个页面的容量,分辨率*灰度级显存带宽: 分辨率 * 灰度级 * 刷新频率磁盘磁盘操作的时间 : 寻道时间,找到磁道;延迟时间,找到块号的时间;传输时间:从磁头臂传输数据的时间磁盘调度算法主要影响寻道时间RIADRIAD0 :采用类似低位交叉存储技术,没有容错能力RIAD1:很粗暴,直接存两份数据RIAD2:采用海明校验码,可以有纠错能力I/O接口CPU和外部接口数据线,控制线,地址线地址线是单向的I/O端口是连接的寄存器等设备,可以采用独立编址和统一编址的方式原创 2020-12-21 17:00:01 · 593 阅读 · 0 评论 -
总线总结
总线的分类片内总线:CPU内部连接ALU等寄存器的总线系统总线:计算机内部各部件相互连接的总线通信总线:各类计算机相互通信的总线系统总线的分类地址总线,数据总线,控制总线串行总线,并行总线同步通信:计算机内部采用统一的时钟信号,所有主设备从设备都要跟随时钟信号,如果有速度过快或者过慢,就会引发一些问题异步通信:采用不互锁,半互锁,全互锁三种方式总线的性能指标总线时钟周期总线传输周期总线宽度总线带宽 = 总线宽度 * 总线工作频率突发传输:给一个地址传输多个数据通常应用在主存和C原创 2020-12-21 10:47:57 · 146 阅读 · 0 评论 -
中央处理器总结
CPU的功能运算器:ACC:进行累加功能的运算器PSW:用于判断结果和转移指令各种通用寄存器,一般是2^m个寄存器移位寄存器计数器寄存器ALU算术单元DR暂存寄存器,一般输出一个,输入一个控制器:CU:控制单元PC:存放当前指令的地址IR:存放当前指令译码器MAR:存放指令地址MDR:存放指令和数据时序系统微操作发生器是否对用户可见运算器中只有DR暂存寄存器对用户不可见控制器中的单元都不可见指令执行周期取指、间址、执行、中断中断:需要压栈 -1原创 2020-12-21 10:01:37 · 421 阅读 · 0 评论 -
指令系统
指令格式操作码+寻址特征 + 寻址地址操作码决定指令条数寻址特征+寻址地址表明了寻址范围寻址方式每一个寻址地址都要配备一个寻址特征形式地址直接寻址方式:特征:形式地址就是实际地址取指访问主存一次,执行指令访问一次间接寻址存放的是实际地址的地址可寻址的范围会变多取指令一次,取实际地址一次,访问实际地址一次,一共三次访问内存寄存器寻址存放的是寄存器编号只需要取指令访问一次主存寄存器间接寻址指令当中是寄存器编号,寄存器存放的是实际地址取指令一次,执行一次原创 2020-12-20 17:31:05 · 315 阅读 · 1 评论 -
5.4.2_微程序控制器
微指令的格式水平型微指令:一条微指令可以并行执行多个微命令优点:微程序短,执行速度快缺点:微指令长,编写麻烦垂直型微指令:一个微命令里面只能执行一个微命令优点:微命令比较短,简单,便于编写程序缺点:微程序长、执行速度慢、工作效率低混合型微指令微指令的编码方式水平型微指令:格式:操作控制字段1位表示1个控制信号,1个微操作优点:简单,直接缺点:需要n位的操作字段,消耗控存容量字段直接编码方式:格式:将所有互斥执行的微操作划分为一个一个段类当中每个小段包原创 2020-10-19 10:52:51 · 366 阅读 · 0 评论 -
2.3.3 浮点数的运算(21)
浮点数的加减运算对阶:小阶向大阶看齐尾数加减:规格化:如果发生尾数溢出进行规格化舍入:四舍五入等方法保留一定位数判断溢出:只有阶码发生溢出才是真的溢出,尾数发生溢出不一定发生溢出浮点数的加减运算对阶:让两个数的阶码相等,小阶向大阶看齐,位数右移一位。尾数加减:规格化:如果尾数发生溢出,符号位复制到另一位,进行右规操作,阶码+1舍入判断阶码是否溢出,看双符号位舍入0舍1入:如果尾数是0不管,舍去1后加1,如果不断溢出,不断加恒置1法:末尾横置为1强制类型转换在32位机器原创 2020-07-18 18:15:03 · 908 阅读 · 0 评论 -
2.3.2 IEEE 745(21)
阶码采用移码来表示移码的定义:真值 + 偏置值一般是2^(n-1)IEE754偏置值2^(n-1)-1之前的移码 -1最小的两个数是:1111 1111,0000 0000浮点数的格式:float:32,数符 + 阶码(移码) + 尾数(原码),隐含最高位是11+8+23double:1+11+52,total:64对于单精度:1.0*2^(-156)阶码最小-126阶码全为0,尾数不全为0,表示非规格化小数固定阶码是-126±0表示阶码和尾数都是0阶码全为1,尾数全为0,原创 2020-07-18 15:26:36 · 584 阅读 · 0 评论 -
2.3.1 浮点数的表示(21)
浮点数的表示阶码 + 尾数阶码:常用补码或者移码尾数:定点小数阶码的底通常是2阶码的真值反映了需要前移和后移了多少位浮点数尾数的规格化通过算术左移,实现左规通过算术右移,实现右规左规:阶码减1右规:阶码加1如果双符号位出现溢出,需要右规规格化浮点数的特点1,原码表示的尾数:正数:0.1XXX,最大值0.1111;最小值0/1002,补码表示尾数符号位和数值位的最高位一定不同如果是正数,01如果是负数,10...原创 2020-07-15 21:50:52 · 369 阅读 · 0 评论 -
3.4.1 主存和CPU之间的连接(19)
存储器芯片的基本结构1,片选线来选取是否选择这个芯片2,地址线选择地址单元,中间地址驱动电路位扩展增加芯片,扩展数据容量字扩展访问更多的存储单元线选法:会有浪费,地址不连续译码片选法:译码器高电平有效译码器有使能端,多个使能端如果高位隔开,注意高位相隔字位扩展,先字扩展,再进行位扩展,译码器一段选择片选线...原创 2020-07-10 20:16:11 · 274 阅读 · 0 评论 -
3.1 习题
1,CD-ROM是顺序存储半导体一般都是随机存取2,磁盘属于顺序存取器3,存取周期 = 存取时间 + 恢复时间存取周期是进行连续读写操作允许的最小时间5,相联存储器是按照内容和地址指定方式相结合来进行选址6,1ns = 1*10^-91ms = 1*10^-3...原创 2020-07-10 18:33:22 · 446 阅读 · 0 评论 -
3.3.3 存储器的基本概念(19)
作用:主存、辅存、cache不同材料:磁性材料、磁芯存储器、半导体、光存储器存取方式:半导体存储器:随机存储直接存取:磁盘磁带:磁带可保存性:RAM不保存存储器的性能指标容量:存储字长 * 字长速度:数据传输率 = 数据的宽度/存储周期带宽 : 数据传输率层次化结构:cache与主存:硬件自动完成,速度问题辅存和主存:容量问题,硬件+操作系统...原创 2020-07-10 18:17:27 · 277 阅读 · 0 评论 -
2.2.10 数据的存储和排列(21)
最高字节MSB,最低有效字节LSB大端方式:便于人类阅读小端方式:更便于机器处理边界对齐支持按字寻址,按半字寻址、按字节寻址字 -> 存储字长每次访存只能读取一次读写边界对齐:地址对齐,可以只需要一次读写...原创 2020-07-09 09:09:00 · 164 阅读 · 0 评论 -
2.2.6 补码的乘法运算(21)
ACC:存放被除数、余数MQ:商X:除数原码除法:恢复余数法符号位单独异或运算将商放到MQ当中,默认是0000ACC中存放被除数,X存除数,都是原码的绝对值商先默认上1,然后将被除数和-除数的补码进行相加,如果符号位为1,则进行恢复。改成商0被除数和商进行整体的逻辑左移原码除法:加减交替法当余数的符号位为1的时候,说明出错,更改商为0直接左移,然后加上被除数的绝对值注:余数的正负性和商相同加减次数为n+1次,左移次数为n次定点小数中,被除数一定要比除数小,第一位除法后的商必须原创 2020-07-09 07:46:33 · 699 阅读 · 2 评论 -
2.2.6 补码的乘法运算(21)
补码一位乘法补码加法可能值为+0、+X补码,-X补码辅助位 - MQ最低位补码 算法右移符号位必须参与运算辅助位:MQ扩展1位,初试位0被乘数是单符号位,乘数是双符号位有专门的辅助电路设计成x的补码到-x的补码辅助位 - 最低位:乘数进行算术右移,符号位是啥就补啥原码一位乘法,都是逻辑移位补0补码乘法,都是不含符号位的算术右移补码乘法最后的时候,还会对比乘数的符号位,所以是符号位也参与运算的乘法...原创 2020-07-05 23:10:17 · 1293 阅读 · 0 评论 -
2.2.3 移位运算(21)
移位运算算术移位左移是乘以基数;右移是除以基数原码的算术移位:右移:除以2,高位补0,低位直接舍弃算术左移:符号位不变,最高位舍弃,最低位补0,可能会溢出反码的算术移位:都是补1补码的算术移位:左移,加0右移,加1左移乘以2,右移除以2逻辑移位无符号的移位,都是补0循环移位带进位位的循环左移高字节和低字节的转换...原创 2020-07-05 22:53:55 · 314 阅读 · 0 评论 -
2.2.5 原码的乘法运算(21)
原码的一位乘法右移是除原码一位乘法符号位单独处理,异或运算运算器的基本组成ACC:乘积的高位MQ:乘数,最终都是乘积的低位X:被乘数每次加法后都会移位,重复N次原创 2020-07-05 22:33:57 · 238 阅读 · 0 评论 -
3.3.2 ROM(19)
RAM是易失性存储器主存使用ROM存关键信息,OS调入RAM可编程,可擦写可编程也是一次性可擦写:紫外线、电擦除EPROM闪存:U盘固态硬盘:SSD,控制单元 + FLASH半导体随机存储器半导体存储器芯片的基本构成:存储矩阵、译码器、驱动器、读写控制线、地址线、数据线、片选线RAM-易失性SRAM和DRAM区别DRAM:电容用做内存来使用,需要刷新DRAM刷新:分散刷新、集中刷新、异步刷新不需要CPU控制以行为单位在2nm内把所有行都要刷新一次RAM的原创 2020-07-03 08:16:38 · 216 阅读 · 0 评论 -
3.3.1 半导体存储器RAM(19)
半导体存储芯片的基本结构1,存储矩阵:由大量存储单元构成2,译码驱动:提供一行数据的电源3,读写电路:为存储矩阵提供控制信息4,片选线:是否选中这个芯片,用于容量扩充5,地址线:外部信号选通那一行的信息单元6,数据线:读出一行的地址,可以知道一个存储单元有多少位7,数据线数和地址线数共同反映了存储芯片容量的大小主存主要采用的芯片DRAM和SRAMRAM随机存储器SRAMDRAM存储信息(0/1)触发器电容破坏性读出稳态破坏性需要刷新不需要需原创 2020-07-02 12:44:34 · 211 阅读 · 0 评论 -
3.1 主存简单模型和寻址概念(19)
前言因为CPU和主存之间的速度差距较大,所以需要设计一些方案匹配问题速度太慢解决问题:1,硬件上,双口RAM和多模块处理器2,设计层次结构优化电路:高速Cache容量的问题:设计层次结构优化电路:虚拟存储器半导体存储器存储器的基本概念存储器的基本结构原理:电容充放电一个电容为一个存储元一排的存储元为一个存储单元存储元的矩阵是存储体存储字长单位是位,通常8位,字节来描述**(其实都是位)**只能一行有效,使用译码器的二进制位数转换成只有一行被选通所以n原创 2020-07-02 11:53:06 · 192 阅读 · 0 评论 -
2.2.4 加减运算和溢出判断(21)
原码的加减运算4种情况加法逻辑减法逻辑正+负 可能会发生溢出补码的加减运算B补码 转换成 -B补码包括符号位全部取反再+1两个补码进行运算的时候,符号位也会参与运算上溢,正+正下溢,负+负溢出判断方案一、采用一位符号位方案三、采用双符号位01上溢10下溢异或运算判断是否溢出单符号位:模2运算双符号位:模4运算双符号位只有在运算的时候会复制一份符号位,不会产生溢出解决方法1,符号扩展2,补码过程中,补码前缀是和反码一致,后缀和原码一致...原创 2020-07-02 10:06:55 · 295 阅读 · 0 评论 -
5.4.2 微程序(19)
设计思想:“存储程序”的思想,每条机器指令编写成一个微程序一条机器指令是由多个微命令,微操作的控制信号构成相容性微命令 and 互斥性微命令如果微操作指令相容,可以合并为一个微指令1个二进制位代表一个微操作指令,如果微指令包含多个相容性微命令,则有多个1微指令的格式:微操作码 + 微地址码每一个机器指令对应一个微程序并存入控制存储器CM当中CM使用ROM来保存程序CMAR:定位微指令在CM当中的地址地址译码:CMDR:用于存放CM中取出的微指令,它的位数同微指令字长相同微地址形成部件原创 2020-06-19 10:01:04 · 1794 阅读 · 0 评论 -
2.1.3 字符和字符串(21)
ASCII码:通常用8bit表示一个字符,最高位都为032~126 可印刷;其余为控制、通信字符汉字表示:区位码 :(94,94)国标码:防止信息交换时冲突,分别加上20H汉字内码:为了和ASCII码区分,分别加上80H输入:输入编码输出:汉字字形码字符串存放:大端模式 vs 小端模式奇偶校验:位错误码距:一种编码方案中,合法码字之间的最小距离码距 = 1,没有检错能力,码距 = 2,有检错能力;码距 = 3,有可能有纠错能力奇校验:1的个数为奇数偶校验:1的个数为偶数只能原创 2020-06-16 08:53:06 · 90 阅读 · 0 评论 -
4.2.3偏移寻址(19)
偏移寻址:有效地址的产生需要进行运算基址寻址基址寄存器的内容加上形式地址A,形成操作数的有效位可以用基址寄存器存放偏移量,也可以采用通用寄存器如果使用基址寄存器,不需要指明如果使用通用寄存器存放偏移量,需要再指令中寻找出一段作为寄存器编号来寻址基址寄存器是面向操作系统,只能调整形式地址,不能调整基址寄存器当中的内容优点可以扩大寻址范围,利于多道程序最终的位数是在EA决定的利于多道程序和浮动程序变址寻址基址寄存器改为变址寄存器把形式地址称为基地址面向用户的,执行过程中,变址寄原创 2020-06-15 12:30:38 · 957 阅读 · 0 评论 -
4.2.2 数据寻址(19)
数据寻址地址码寻找对象寻址方式位地址码 = 寻址特征 + 形式地址形式地址 -> 有效地址(EA)立即寻址:立即数,补码表示,地址码就是操作数取指令1次,立即执行,一共访存一次,执行时间最快缺点:立即数范围被限制,如果有n位,补码只能表示-2^n-1 ~ 2^n-1 - 1直接寻址:形式地址是操作数的真实地址,定位到内存中的寻址范围EA = A优点:简单,A限制了大小范围,不能修改间接寻址:A 地址内容 是 EA的地址EA = (A)取指一次访存,根据形式地址找原创 2020-06-15 11:00:51 · 546 阅读 · 0 评论 -
4.2 指令寻址(19)
数据存放字存储单元 vs 字节存储单元按字节编址:每个字节存储单元都有地址编号按字编址按字地址寻址 vs 按字节寻址大端是数据的高端放在地址的低端(正常)小端是数据的低端放在地址的低端机器字长:CPU一次性能处理的二进制的位数指令字长:一段指令字的二进制的位数存储字长:一个存储单元存储单元的长度三种字长都是字节的整数倍,存储字长一般是字节的偶数倍指令字长等于机器字长:单字长指令指令字长等于一半的机器字长:半字长指令按边界对齐vs边界不对齐按边界对齐,首地址是字长(按字节来算)的整原创 2020-06-14 13:36:56 · 450 阅读 · 0 评论 -
4.1 指令格式(19)
因为机器语言是直接指导硬件执行操作,所以一台计算机只能执行自己的指令系统中的指令,不能执行其他系统的指令指令格式指令分为 操作码 + 地址码指令格式 - 地址码一地址指令一个操作数,自增,自减操作 访问内存的次数:取指一次,访问操作数一次,存回地址一次另一个操作数,隐含在ACC中,结果放回ACC中;访问内存次数:取指一次,取操作数一次,一共2次,结果存回ACC中零地址指令:含义:不需要操作数,关机,关中断等堆栈计算机,计算结果存回栈顶变长指令结构 vs 定长指令结构指令格式原创 2020-06-14 09:55:21 · 118 阅读 · 0 评论 -
6.3 总线的控制和传输(19)
当设备得到了总线使用权,如果进行操作总线周期的四个阶段申请分配阶段寻址阶段传输阶段结束阶段总线定时同步通信:由统一时钟控制数据传送优点:简单,速度快缺点:有时候达不到要求,可靠性很差适合总线较短,存取时间短异步通信:采用应答的方式,没有公共时钟的标准不互锁速度最快,不可靠互锁半互锁优点:周期长度可变,可以正常交流缺点:控制复杂,速度比同步慢半同步通信:同步、异步结合分离式通信:充分挖掘潜力异步定时:数据传输率波特率 vs 比特率(有效数据传原创 2020-06-13 15:49:55 · 263 阅读 · 1 评论 -
6.1 习题
1,握手(应答)信号属于异步通信控制中断类型号:中断向量的地址,发往数据线中断向量:中断服务程序入口地址5,远距离是用同步传输近距离是用异步传输7,只能有一个主设备控制总线传输8,系统信息不是在总线上传送9,接口和外部设备是通信总线10,单总线减少了信息传输线的条数11,地址只能从CPU单向传给外部设备数据总线是双向的13,一个时钟周期内:时钟信号不更新,控制信号不变14,不同信号在同一条信号线上分时传输的方式是总线复用方式15,CU用寄存器来判断是数据还是指令原创 2020-06-13 14:53:35 · 1155 阅读 · 0 评论 -
6.2 总线仲裁
仲裁:解决多个设备争用总线使用权主设备:获得总线控制权的设备从设备:只能响应主设备发来的各种总线命令为什么要仲裁:作为共享设备,不可避免会出现同一时刻多个主设备竞争总线仲裁的定义:多个设备同时竞争主线控制权,以某种方式选择一个主设备获得总线控制权总线仲裁的分类:①集中仲裁链式查询、计数器定时查询、独立请求方式②分散仲裁集中仲裁方式链式查询:BG,BS,BR都是单根的线优点:链式查询方式优先级固定,需要很多的几根控制线就按照一定优先次序实现缺点:对硬件电路的故障敏感,优先级固原创 2020-06-12 12:18:46 · 358 阅读 · 0 评论 -
6.1.1 总线的概念与分类
总线的特点总线是一组能为多个设备分时共享的公共信息传送线路共享:总线上可以挂接多个部件,各个部件之间可以相互交流,传输信息,实现共享分时:同一时刻,只允许一个部件占用总线,多个部件只能分时的传输数据,但多个部件可以从总线上接受信息总线的特性1,机械特性:尺寸、形状2,电气特性:有效电平的范围、传输方向3,功能特性:每一条总线的功能4,时间特性:时序关系总线的分类按数据传输格式串行总线优点:只需要一条传输线,成本低廉,广泛用于长距离,用作计算机内部的时候,可以节省布线空间缺点:在数据原创 2020-06-11 10:20:12 · 459 阅读 · 1 评论 -
5.2 习题(计组)
1,冯诺依曼存储程序的思想,统一编址,指令和地址平等地位存放在存储器中事先约定的入口地址依靠指令的不同阶段来区分指令和数据2,“开中断” == 允许中断定长的指令周期是由最长的机器周期决定的每条指令都有取指周期和执行周期,所以必然会访问内存CPU时钟周期是最小的单位空操作指令至少会改变PC的值如果是开中断状态,指令结束结束的时候都有可能被歪脖中断打断3,一个指令周期包含四个机器周期机器周期 = CPU周期 ,区别于CPU时钟周期时钟周期 = CPU时间周期一般以内存读取一条指令原创 2020-06-07 17:49:13 · 472 阅读 · 0 评论 -
5.3 数据通路-专用通路
完成自动+1功能的寄存器只有PCPC中的地址是送往MAR的向ALU传输数据只需要MDRALU不负责保存,如果需要暂存存放在ACC中一般结果隐含的话,都是存放在ACC中专用数据通路的微操作序列和总线的方式很类似,只是在控制信号有差异专用数据通路的控制信号需要使用多路选择器和三态门来实现...原创 2020-06-06 10:50:33 · 642 阅读 · 0 评论 -
1.2.3 计算机的层次结构 (21)
计算机的层次结构机器说明虚拟机器M4(高级语言机器)用编译程序翻译成汇编语言程序或者直接编译成机器语言虚拟机器M2(汇编语言机器)通过查表查找助记符和机器语言一一对应虚拟机器M2(操作系统机器)向上提供”广义指令“传统机器M1(用机器语言的机器)指令二进制机器指令微程序机器M0由硬件直接执行微指令三种级别的语言机器语言汇编:助记符高级语言:解释程序vs编译程序高级语言 -> 机器语言 = 解释程序 + 编译程序解释程序:翻译一句立原创 2020-06-05 09:28:44 · 175 阅读 · 0 评论 -
5.1 习题(20)
2,程序状态寄存器属于运算器3,通用寄存器不是一开始就有功能的,需要编写技术逻辑与移位逻辑本身不一定具备通用寄存器是可编程的多功能寄存器6,标志寄存器PWR,FR是运算器的一部分,有当前指令执行结果的状态信息控制信息:允许中断,有中断置位指令为CPU做出一些判断:转移指令、中断指令提供依据7,CPU的位数是指CPU总线的线数,CPU一次性能处理的位数一般和机器字长是一致的需要访存的时间,访存一次都是直接计算一次地址总线的线数->可寻址范围->存储器最大容量数据总线的原创 2020-06-05 07:57:43 · 344 阅读 · 0 评论 -
4.2 习题 Part1(20)
1,偏移寻址:相对,基址,变址间接寻址:地址放在另一个地方,寄存器or内存2,如果采用寄存器间接寻址,可以扩大寻址空间程序控制主要依靠指令实现,寻址方式只是寻找操作数的方式。并无直接关联3,无条件转移指令的功能,是修改PC中的值来实现的4,缩短指令的地址段,采用寄存器寻址,因为寄存器的个数比较少,编址少5,隐地址直接简化了地址结构9,相对寻址:PC+偏移量,适合程序的浮动变址寻址:最适合数组,面向用户基址寻址:面对操作系统11,在取指周期后,PC会自增操作,所以间址地址结束原创 2020-06-04 09:50:34 · 455 阅读 · 0 评论 -
5.3 数据通路的功能和基本结构单总线 Part2(20)
ADD(R0),R1的指令流程和控制信号时序微操作说明有效控制信号1(PC)->MAR将PC中的指令送往MAR中PCout,MARin2PC = PC+1,M(MAR)->MDR根据MAR中的地址找到指令送往MDR中MARout,MDRin,MemR3(MDR)->IR将MDR中的指令送往IR进行解析,解析完操作送往CU中进行分析MDRout,IRin4解析指令5(R0)->MAR将R0中的形式地址送往MA原创 2020-06-03 14:57:19 · 540 阅读 · 0 评论 -
5.3 数据通路的功能和基本结构单总线 Part1(20)
数据通路:概念:数据在功能部件之间传送的路径信息从哪里开始中间经过哪些部件最后会传到哪里由CU控制部件产生的控制信号来建立数据通路数据通路的基本结构 1,CPU内部单总线 2,CPU内部多总线 3,专用数据通路方式优缺点见5.1内部总线:元器件内部的连线,例如CPU总线外部总线:同一台电脑,各个部件之间的连线,CPU和主存之间的连线之类的MAR,MDR连接的就是外部总线,地址总线和数据总线1,寄存器之间的传送PC传指令传输流程说明(PC)->B原创 2020-06-03 11:12:46 · 617 阅读 · 0 评论 -
5.2 指令周期的数据流(20)
指令周期指令周期:CPU从主存中每取一条指令并执行一条指令所需的全部时间指令周期常常用若干机器周期来表示,机器周期又叫CPU周期一个机器周期又包含若干时钟周期(节拍、T周期或时钟周期,它是CPU操作的基本单位)每个指令周期内机器周期数又可以是不一样的CPU时钟周期是最小的单位指令周期内机器周期数是不等的,每个机器周期内的时钟周期数也是不等的空指令、加法指令、乘法指令、具有间接寻址的指令、带有中断周期的指令通过if else语句来判定在哪个周期触发器来记录在哪个阶段取指周期:取指令间址周原创 2020-06-02 16:37:04 · 1245 阅读 · 0 评论 -
4.3 指令系统CISC和RISC(20)
指令系统中两种设计方向1,CISCComplex Instruction Set Computer复杂指令设计思路:一条指令完成一个复杂的功能代表:x86:台式机、笔记本80-20规律:典型程序中,只有80%的语句需要20%的指令2,RISC流水线:同一时刻不同指令占用不同的资源CISCRISC设计思想一条指令完成一个复杂的功能一条指令完成一个基本“动作”,多条指定组合成一个复杂的功能代表x86:台式机、笔记本手机、平板设计主要是通过通用电路配原创 2020-06-02 11:24:12 · 706 阅读 · 0 评论 -
1.2 计算机硬件的基本组成(21)
1,早期的冯诺依曼的结构”存储程序“概念:指令按照二进制事先输入计算机的主存当中,然后按顺序执行主要的五种部件:①输入输出设备:翻译官 and 输入程序、数据,输出计算结果②运算器:逻辑运算、算术运算 输入设备/存储器->运算器->输出设备/存储器 运算器从输入设备/存储器取数据,然后运算结果可以暂存在存储器中,也可以送往输出设备③存储器:存放数据和程序: 可以将数据送往运算器,可以将指令送往控制器来进行操控④控制器:指挥程勋运行计算机系统中,软件和硬件在逻辑上是等效的原创 2020-06-02 10:12:24 · 273 阅读 · 0 评论