一、问题描述
Altium Designer,覆铜后,在强制添加泪点后,进行电气规则检查,报错如下:
[Clearance Constraint Violation] V1.0.PcbDoc Advanced PCB Clearance Constraint: (0.198mm < 0.2mm) Between Region (0 hole(s)) Top Layer And Pad U6-44(-2.75mm,2.25mm) on Top Layer
二、问题分析
根据报错提示,错误为Clearance间距问题。
三、解决方案
查找Clearance子项,未找到Region (0 hole(s),经过分析测试,为以下项。修改规则,问题解决。