微机原理与接口技术复习笔记（5）——储存器系统

作者：BerenCamlost

这一章其实是整本书最简单的一个单元，但是也有很多需要注意的部分，一起来看看吧！

---

第五章 储存器系统

5.1 随机存储器

随机存储器分为两类，静态RAM（SRAM）、动态RAM（DRAM）

5.1.1 SRAM

• 存取速度快
• 在不掉电的情况下数据稳定
• 采用多管MOS构成
• 集成度低
• 功耗大
• 一般做高速缓存
• 其引脚个数的计算方式为：地址线+数据线+4（VCC、GND、CS、WR） 但是由于芯片的个数只能是偶数个，所以这里容易出错。例如下题：
  

这题算出来的结果11+8+2=21，但是由于芯片的引脚个数只能是偶数个，所以此题选D

5.1.2 DRAM

• 利用电容的电荷效应来存储信息
• 需要进行刷新
• 集成度大
• 功耗小
• 成本低
• 一般作为PC机的内存
• 这个东西的地址线，是计算出的地址线除以2，采用分时复用方式他的地址线采用行列矩阵方式，有行选通和列选通引脚加以协调
• 每次刷新512个单元

5.2 只读存储器

5.2.1 掩膜只读存储器（MROM）

只能读出，不能更改。

5.2.2 可编程只读存储器（PROM）

只能写一次，一旦写入就只能读出使用，不能再修改。

5.2.3 光擦除可编程存储器（EPROM）

• 工作电源Vcc = +5V
• 编程电源Vpp = +25V
• 使用紫外光（照射15~20分钟）擦除

5.2.4 快擦出存储器（Flash Memory）

电可擦/写、非易失性存储器

5.2.5 电擦除可编程存储器（EEPROM）

5.3 片选方法

5.3.1 线选法

• 地址不连续性
• 地址存在重叠区

5.3.2 全译码

• 地址具有连续性，无空白地址区或重叠地址，具有唯一性
• CPU的寻址空间得到了充分的利用

5.3.3 部分译码

• 如果正确选择高位地址，则地址连续
• 可能出现地址重叠区域

5.3.4 混合译码

• 将线选法和部分译码法相结合。

5.3.5 74LS138

据笔者发现，在考试卷子中肯定会出现74138这个译码器，但是在74138译码器的3线输入端可能会出现问题：A、B、C哪个是高位的输入呢？下面给出一张图分析说明：

比如说老师PPT上的这道题，很显然C是高位，而在笔者做过的习题和卷子上，也都按照C是高位来出题，所以小伙伴们不要再弄混啦！

5.4 典型例题

暂时先写一部分吧~

1.设某静态RAM芯片的容量为8K×8位，若用它组成32K×8的存储器，所用芯片数以及这种芯片的片内地址线数目是_____________。

【答】：4片，13根
【析】：注意题目中问的是“片内地址线数目”，所以是8K的地址线数目，因为8K=2¹³，所以有13根。

2.设某DRAM芯片的容量为16K×N（N为4或8），它的地址线和数据线分别是________。

【答】：A0～A6，D0～D(N-1)
【析】：注意DRAM芯片的地址线采用的是分时复用方法读取地址，所以实际需要的地址线只有一半。即16K=2¹⁴，14/2=7根

3.在进行RAM扩充实验时，某同学的接线出现____，但存储器还能正常读写。
A) D1与D5交换
B) WR与CS线交换
C) D1与A1交换
D) ＋5V电源线与地线交换

【答】：A
【析】：如果D1和D5交换，虽然数据存入时出现错误，但是数据读出时，可以按照错误的方式读取，所以会得到正确的数据。这题老师上课详细讲过，不再多说。

如果还有不懂的问题，欢迎在评论区留言~

print ("记得点赞") # python