RISC-V详细介绍

RISC-V指令集介绍

什么是RISC-V

RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。
与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集，但它具有重要意义，因为其设计使其适用于现代计算设备（如仓库规模云计算机、高端移动电话和微小嵌入式系统）。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件，这解决了新指令集通常的弱点。
该项目2010年始于加州大学伯克利分校，但许多贡献者是该大学以外的志愿者和行业工作者。
RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做，但并没有对特定的微架构做过度的设计。

简而言之，RISC-V是一个ISA

RISC-V诞生的背景

ISA霸权

微处理器的开放指令集有望重塑计算，并引入新的、更强大的功能。

现代计算机依靠许多元件来提供高速和高性能，但是很少有比一台精简的指令集计算机(通常称为RISC)发挥更大作用的了。尽管指令集体系结构（ISA）具有不同的形状和形式-并且它支持多种系统和设备-但存在一个共同点，与复合指令集计算机（CISC）相比，RISC允许微处理器以更少的每指令周期（CPI）运行。

当然，ISA是计算的核心。加州大学伯克利分校计算机科学教授、ACM A.M.图灵奖获得者戴夫·帕特森（Dave Patterson）说：“这是允许硬件和软件进行通信的基本词汇，他差不多算是创造了这个术语，并开发了早期的RISC计算模型。在过去的几十年里，英特尔和ARM这两大实体基本上控制了ISA。他们的专利微处理器可以从笔记本电脑到云服务器，从智能手机到物联网（IoT）设备的所有设备运行。如今，很难找到没有英特尔或ARM处理器的计算设备。

摩尔定律的穷途末路

RISC-V的推出与半导体行业的其他重大变化不谋而合。CMOS晶体管的缩放速度正在放缓，这已不是秘密。即使最近在设计上取得了突破，将密度和性能提升到了新的水平，戈登·摩尔（Gordon Moore）关于每两年将晶体管倍增的长期预测——“摩尔定律”（Moore’s Law）也不再成立。随着半导体进展缓慢，而性能需求持续增长，设计更先进的计算设备和燃料创新的能力受到威胁。Patterson解释说：“向前看，逻辑路径是为应用领域的微处理器上的基本指令集添加扩展。”。

RISC-V的吸引力是不可否认的。一个通用的ISA意味着ISA的不同实现和用例可以利用相同的核心软件堆栈，从而最小化移植到编译器、操作系统和其他软件的工作。RISC- v的主要优点不是它是RISC的一个新的变种或迭代，而是它是一个开放的ISA。因此，人们期望该模型将产生将RISC-V置于商业地图上所需的软件堆栈。然而，与此同时，也有一种担忧，即给用户改变ISA的能力将导致RISC-V软件生态系统的分裂。

穷困潦倒的学者

Asanovíc和Patterson于2010年开始在伯克利的并行计算实验室（Par Lab）研究第五代RISC指令集。该项目的诞生源于对专有ISA缺乏灵活性的失望。Patterson回忆说：“我们无法做一些我们想做的重新搜索。两人瞄准了一个长期存在的行业问题：无法为特定目的定制芯片。这项倡议是基于他们自己的需要。“由于我们无法获得英特尔或ARM使用或修改其专有指令集的许可，我们决定为自己的研究开发自己的指令集，并帮助其他学者的研究。”

不断增长的指令数量

RISC-V架构设计思想

如何设计一个好的ISA

在介绍 RISC-V 这个 ISA 之前，了解计算机架构师在设计 ISA 时的基本原则和必须做 出的权衡是有用的。如下的列表列出了七种衡量标准。页边放置了对应的七个图标，以突 出显示 RISC-V 在随后章节中应对它们的实例。（印刷版的封底有所有图标的图例。）
⚫ 成本（美元硬币）
⚫ 简洁性（轮子）
⚫ 性能（速度计）
⚫ 架构和具体实现的分离（分开的两个半圆）
⚫ 提升空间（手风琴）
⚫ 程序大小（相对的压迫着一条线的两个箭头）
⚫ 易于编程/编译/链接（儿童积木“像 ABC 一样简单”）

RISC-V的不同寻常之处，除了在于它是最近诞生的和开源的以外，还在于：和几乎所 有以往的ISA不同，它是模块化的。它的核心是一个名为RV32I的基础ISA，运行一个完整 的软件栈。RV32I是固定的，永远不会改变。这为编译器编写者，操作系统开发人员和汇 编语言程序员提供了稳定的目标。模块化来源于可选的标准扩展，根据应用程序的需要， 硬件可以包含或不