顶层设计模块

顶层模块就是最终直接提交给编译器进行处理并在FPGA芯片上直接实现的。

如图所示，A模块例化了B1、B2两个模块，B1模块中实例化了C1、C2两个模块，而B2、C1、C2三个模块都是具体的逻辑描述，且不包含任何例化语句。A模块称为功能最大化模块，是顶层模块的可能性很大。
如果FPGA设计不是只包含一个模块或实体的，那么顶层模块中的HDL代码编写一般都是采用纯结构化的描述方法，即部分语句只存在例化语句。因为顶层模块一般会有很多直接或间接地子模块，而逻辑功能可以由子模块来实现，自己本身则气到一个聚合子模块的功能。
只有顶层模块的端口才能被分配到具体的FPGA芯片物理管脚上去。因为顶层模块描述的功能和我们期望FPGA完成的功能是等价的，所以，只有顶层模块才会直接和FPGA的外围电路打交道，而顶层模块的众多子模块的端口对应FPGA芯片内部的连线资源。
只有顶层模块才能配备约束文件。