1.概况
1.1 VDMA系统框图
通过AXI4-Lite接口对寄存器进行配置后,控制/状态逻辑模块会向DataMover生成适当的命令以启动写入和读取。Line Buffer则用于将像素数据写出到AXI4-Memory Map接口以及临时保存AXI4-Stream接口传入的像素数据。写入和读取路径均独立运行。VDMA还提供了将输入/输出帧与外部同步信号同步的选项。
1.2 需要注意的一些功能
- AXI4数据宽度
AXI VDMA内核支持32、64、128、256、512和1,024位的主要AXI4数据总线宽度。 - AXI4-流数据宽度
AXI VDMA内核支持8位的整数倍至1,024位的主要AXI4-Stream数据总线宽度。AXI4-Stream数据宽度必须小于或等于相应通道的AXI4数据宽度。 - 数据重组
AXI VDMA内核支持可选的数据重新排列引擎(DRE)。DRE让对内存的未对齐访问,从而允许帧缓冲区从内存中的任何地址开始。对hsize和stride也没有限制。最多64位的AXI4-Stream接口宽度支持此功能。 - 同步锁相
- 异步通道
AXI VDMA内核支持AXI4-Lite,S2MM的异步时钟域AXI4-Stream接口,内存映射到流(MM2S)AXI4-Stream接口,流到内存映射(S2MM)AXI4接口和MM2S AXI4接口。 - 帧同步选项
- AXI4-Stream接口上的动态时钟频率变化
AXI VDMA内核允许动态更改AXI4-Stream接口时钟,以支持不同的视频帧分辨率和帧速率。 - 帧前进或出现错误时重复
当在特定帧中检测到任何帧或行错误时,此可选功能使您可以让帧编号在下一帧同步时前进或不前进,并重新使用错误的帧号。 - 垂直翻转
AXI VDMA内核支持使用S2MM作为路径的垂直翻转并启用垂直翻转 - 采用Little Endian
- VDMA最大频率
- VDMA吞吐量
1.3 时序图