杭电数字电路课程设计
平平无奇马中伞
这个作者很懒,什么都没留下…
展开
-
杭电数字电路课程设计-实验十八-数码管扫描显示实验
数码管扫描显示实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件数码管说明实验目的学习数码管的显示原理,掌握数码管的动态扫描方法。掌握灵活运用Verilog HDL 语言进行各种描述与建模的技巧和方法。实验要求使用合适的描述方式编程实现规定功能的数码管扫描显示模块。课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,生成*.bit文件,完成板级验证。撰写实验报告。实验原理数码管扫描显示原创 2020-07-22 14:54:13 · 8546 阅读 · 22 评论 -
杭电数字电路课程设计-实验十七-流水灯实验
定时与分频实验实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的熟悉掌握开关和显示灯作为输入和输出设备进行各种实验的方法。掌握灵活运用Verilog HDL 语言进行各种描述与建模的技巧和方法。实验要求使用合适的描述方式编程实现规定功能的流水灯模块。课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,生成*.bit文件,完成板级验证。撰写实验报告。实验原理流水灯的实现方法:原创 2020-07-22 14:42:19 · 7597 阅读 · 7 评论 -
杭电数字电路课程设计-实验十六-定时与分频实验
定时与分频实验实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的掌握计算机中实现定时的基本方法,理解定时、频率和计数之间的关系掌握分频器的原理和实现方法掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法实验要求使用合适的描述方式实现定时与分频模块。课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,生成*.bit文件,完成板级验证。撰写实验报告。实验原理分频器原创 2020-07-22 14:21:08 · 5479 阅读 · 14 评论 -
杭电数字电路课程设计-实验十四-基本寄存器设计实验
基本寄存器设计实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的学习寄存器的原理与设计方法;掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法。实验要求使用合适的或者你喜欢的描述方式,编程实现4D寄存器课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,将输入数据信号D[3:0]、控制信号OE#、CLR和CLK信号连接到开关上,注意CLK要接到经过硬件消抖的开关上,将原创 2020-07-22 11:18:56 · 4053 阅读 · 8 评论 -
杭电数字电路课程设计-实验十-JK触发器设计实验
JK触发器设计实验目的实验要求实验原理程序代码电路管脚图引脚配置文件实验目的学习JK触发器的原理与设计方法;掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法。掌握时序电路设计方法,以及时钟的处理。实验要求使用合适的或者你喜欢的描述方式,编程实现规定特性的JK触发器;课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,将输入CLK、J和K连接到3个开关上,注意CLK要接到经过硬件消抖的原创 2020-07-22 11:02:29 · 6070 阅读 · 5 评论 -
杭电数字电路课程设计-实验八-基本RS触发器设计实验
基本RS触发器设计实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的学习基本RS触发器的原理与设计方法;掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法。实验要求使用合适的或者你喜欢的描述方式来实现基本RS触发器;当RS=11时,选择输出00或11中的一种输出组合。课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,将输入R和S连接到2个开关上,将输出Q和Q#连接到原创 2020-07-22 10:42:43 · 6184 阅读 · 0 评论 -
杭电数字电路课程设计-实验四-二进制优先级编码器设计实验
五输入表决器设计实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的学习二进制优先级编码器的原理与设计方法掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法实验要求使用合适的表述方式实现3位二进制优先级编码器。课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保逻辑正确性。实验室任务:配置管脚,生成*.bit文件,完成板级验证。撰写实验报告。实验原理二进制优先级编码器真值表 当使能信号输入原创 2020-07-22 10:27:41 · 4852 阅读 · 2 评论 -
杭电数字电路课程设计-实验一-五输入表决器设计实验
五输入表决器设计实验目的实验要求实验原理程序代码测试用例仿真波形图电路管脚图引脚配置文件实验目的认识Nexys3教学开发板的硬件,熟悉其各个硬件接口。熟悉Xilinx ISE 集成开发环境,掌握创建工程、调试、仿真、下载、硬件测试的方法,熟悉各个实验环节和完整开发流程。学习使用与、或、非等基本逻辑们进行电路设计,掌握Verilog HDL语言的结构建模方法。实验要求使用门级描述来实现五输入表决器。课前任务:在Xilinx ISE上完成创建工程、编辑程序源代码、编程、综合、仿真、验证,确保原创 2020-07-22 10:19:23 · 6802 阅读 · 5 评论