数字IC笔试
文章平均质量分 90
一切为了找个班上
狗哥天下第一
个人水平有限,有问题欢迎大家一起讨论。
展开
-
联发科2023笔试
、简答题(共10道题|合计100分|请根据题目要求进行合理回答)1、【简答题】请根据电路图,写出逻辑表达式。G = (A+B)'^(C*D)=A'B'^(CD)=CD+A'B'D'2、【简答题】请根据下面的电路图,请补齐缺少的波形图中的A,B,D,F信号.3.【简答题】(5分)What methods do you know about DFT (Design For Test)? Please list the corresponding...原创 2022-04-23 23:57:00 · 6199 阅读 · 8 评论 -
NV 英伟达2022数字芯片笔试题
作者:数字IC打工人链接:【开卷】第27期 NV 英伟达2022数字芯片笔试题_笔经面经_牛客网来源:牛客网1、Single Choice: Given thefollowing FIFO and rules, how deep does the FIFO need to be to preventunderflow or overflow?RULES:clk_A=25MHz;clk_B=100MHz;en_B is periodically asserted: period.原创 2022-04-21 15:41:13 · 4921 阅读 · 12 评论 -
华为2022数字芯片笔试题
单选1、ASIC开发流程中,如下环节的先后顺序是?A. RTL-> Synthesis->P&RB. Synthesis->P&R->RTLC. Synthesis->RTL->P&RD.RTL->P&R->Synthesis2、o10换算成十进制是多少?A. 8B.16C.10D.23、reg [7:0] mem [1:256];initial $readmemh("me..原创 2022-04-19 10:43:33 · 12311 阅读 · 6 评论 -
艾为2022数字芯片设计笔试题
作者:数字IC打工人链接:【开卷】第25期 艾为2022数字芯片设计笔试题_笔经面经_牛客网来源:牛客网1.已知八进制数:- (362) 8,求它的十进制数是: 二进制原码是:反码是:补码是:2.写出图中CMOS电路的输出逻辑表达式:Z1=、Z2= 3.如下图的逻辑电路,其逻辑表达式为:()4.布尔代数(A+C) (A+B+C)等于() A. A+BC B. A+C C.A......原创 2022-04-17 15:55:48 · 3783 阅读 · 16 评论 -
MPS芯源2022数字IC
1、Please code the divider by 3 with Verilog(50% duty cycle).用Verilog设计一个3分频器,要求50%占空比。2、Please describe the digital P&R flow.请简述数字后端P&R流程。3、Please use a MUX and INV to implement aXOR.如何用一个2选一的MUX和一个INV实现异或。4、What are recovery and rem...原创 2022-04-13 16:03:39 · 3062 阅读 · 0 评论 -
商汤科技2022数字IC笔试题
填空10分1、模块A发出的数据经过6个周期到达FIFO,预满信号经过12个周期返回A模块;FIFO读出的数据经过10个周期达到B模块。A模块每个周期发出一个数据,B模块每3个周期发出一个数据。求FIFO的预满深度1和最小深度2多选题2、给定正则表达式/^[0-5]?[0-9]$/,满足此匹配条件的字符串是()10分A.9B.10C.00009D.999E.9.原创 2022-04-16 19:44:15 · 1835 阅读 · 8 评论 -
08.08星宸科技2022数字芯片笔试
题目描述Test 1:以下程序的功能是求100-999之间的水仙花数(水仙花数是指一个三位数的各位数字的立方和是这个数本身,如:153=1^3+5^3+3^3).请补充【?】的代码#include<iostream h>int fun(int n){int I,j,k,m;m=n;【1】for(i-1;i<4;i++){【2】m=(m-j)/10;k=k+j*j*j;}If(k==n)【3】else return(0);}void m转载 2022-04-10 21:56:28 · 2537 阅读 · 7 评论 -
芯海科技2022数字芯片笔试题
芯海科技2022数字芯片时间2021.8.25一、单选题(共20题,每题3分,共60分)1. D触发器:Tsetup=3ns,Thold=1ns,Tck2q=1ns,该D触发器最大可运行时钟频率是( )A、1GHZB、500MHZC、250MHZD、200MHZ2.下列电路属于时序电路的是( )A、编码器B、译码器C、数据选择器D、计数器3.以下不能提高验证环境的可重用性的是A、使用宏定义B、使用绝对路径索引文件C、使用fa..原创 2022-04-06 00:12:22 · 5723 阅读 · 10 评论 -
华为海思2022数字芯片笔试题(节选)
单选2分1.foo-(1<a)foo-1<a的结果一致A.正确B.错误2.在verilog HDL描述语言中,模块内使用parameter和define定义的参数,其作用范围均局限于模块内部。A.正确B.错误3.在Verilog代码中,对有符号数进行比特选择或拼接,其结果是无符号数A.正确B.错误4. input clk;input rst_n;wire [1:0] cnt_out;always@(posedge clk or原创 2022-04-05 20:03:54 · 11728 阅读 · 15 评论 -
泰凌微电子2022数字IC笔试
单选(2分)1/38.#UDLY语句可以被综合成延时电路A.正确B.错误2/38.以下verilog变量名合法的是A. 3sumB. a/bC. ab@cdD. subSme_3/38.如下对于procedural block说法错误的是A.代码中的procedural block是同时执行的B. initial和always procedural block可以嵌套C. initial procedural block只执行一次D. always原创 2022-04-05 17:48:44 · 4385 阅读 · 13 评论 -
08.01大疆创新2022数字芯片笔试
亲爱的大疆你考的这都是啥单选题(共11道题)1.【单选题】下列关于stuck-at故障模型描述错误的一个是:A.组合逻辑上的Fault点可以做故障合并B.用于覆盖内部得时序故障C.正常Capture阶段只有1个PulseD.对于Full-scan设计可以达成很高得故障覆盖率解:不懂这个瞎选的C故障模型和故障建模 - HarryPotterIsDead! - 博客园2.[单选题]下列关于芯片中电迁移的描述错误的一个是:A.用电迁移会降低芯片寿命B.电迁移会使原创 2022-03-29 17:42:28 · 7780 阅读 · 10 评论 -
荣耀2022数字芯片设计提前批
荣耀2022数字芯片设计提前批时间2021.8.03一个小时简答题(共40道题,合计80分)1.[单选题]下列电路中属于时序逻辑电路的是( )A.编码器B.计数器C.数据选择器D.译码器解:B2.[单选题]关于同步设计描述错误的是( )A.时钟上未叠加任何用户功能逻辑B.所有寄存器的异步置位及异步复位端口上未叠加任何用户功能逻辑C.同步设计便于静态时序分析D.所有寄存器均采用同一时钟解:D 分频也算啊3.[单选题...原创 2022-03-29 15:49:20 · 2600 阅读 · 3 评论 -
联发科数字ic设计
我还是不想写这个。。1、[简答题] 某RTL design中使用了如下256 x16 memory:该memory有两组读写接口,每组读写接口均可独立进行write/read操作,其timing示例如下,write/read均在2个cycle后完成。 2、[简答题] s(t)为fsk调制信号s(t)=x(n)sin(w1t)+x'(n)sin(w2t), {w1>w2},x(n)={1,011,01).带通滤波的通带为w1±a,0<(w1-w2)/2图3-1给出包络检波的.转载 2022-03-28 11:51:18 · 767 阅读 · 0 评论 -
华为2022硬件逻辑笔试题
单选题(每题两分)1.以下关于过程赋值的描述,不正确的是()A在非阻塞性过程赋值中,使用赋值符号“< =”B赋值操作符是“=”的过程赋值是阻塞性过程赋值C在非阻塞性过程赋值中,对目标的赋值是非阻塞的(因为时延),但可预定在将来某个时间步发生(根据时延:如果是0时延,那么在当前时间步结束)D非阻塞性过程赋值在其后所有语句执行前执行解:D2.芯片的功耗和下列哪种不强相关_____________。A资源利用率B核电压C组合逻辑级数D翻转率解:A3.下列说原创 2022-03-28 11:33:10 · 17767 阅读 · 22 评论 -
禾赛科技2022数字芯片提前批笔试
1. [问答] 10分简单实现x[7: 0]*480assign out = (x<<9) - (x<<5);2. [问答] 10分使用verilog实现2个8bit补码的相加。补码加法运算_溢出判断——Verilog实现 - 代码先锋网https://www.codeleading.com/article/70255812372/module top_module ( input [7:0] a, input [7:0] b,原创 2022-03-27 22:47:45 · 2934 阅读 · 1 评论 -
【转载】数字ic题库
[https://mp.weixin.qq.com/s/VNchlyHFngX14DVY0AcnAg](https://mp.weixin.qq.com/s/VNchlyHFngX14DVY0AcnAg)[https://mp.weixin.qq.com/s/Xdxgj4uHfU3q4BetMOe8dQ](https://mp.weixin.qq.com/s/Xdxgj4uHfU3q4BetMOe8dQ)[https://mp.weixin.qq.com/s/3DQXSt072MvK3A4F8grGeA转载 2022-03-19 20:26:13 · 552 阅读 · 0 评论 -
2022紫光展锐数字芯片提前批笔试
单选题(每题2分 共20题)1/38一个八位D/A转换器最小电压增量为0.01V,当输10011100时,输出电压为( )VA 1.28B 1.45C 1.54D 1.56解:D2/38下述概念中不属于面向对象这种编程范畴的是()A对象、消息B继承、多态C类、封装D过程调用解:D3/38组合逻辑电路通常由( )组合而成A记忆元件B门电路C计数器D以上都正确解:D4/38三极管作为开关时工作在什么区域()A饱和区+放.原创 2022-03-18 00:27:49 · 6085 阅读 · 16 评论 -
数字ic2020海思提前批
单选(2分)1.关于亚稳态的描述错误的是()A.多用几级寄存器打拍可以消除亚稳态。B.亚稳态是极不稳定的,理论上来讲处在亚稳态的时间可以无限长。C.亚稳态稳定到0或者1,是随机的,与输入没有必然的关系。D.如果数据传输中不满足触发器的建文时间Tsu和保持时间Th,可能产生亚稳态。解:B 不是无限长,一段时间后就稳定了一段程序如下,请问在45这个时刻上,A B的值各是多少()forkbeginA=1;#20A=0;#30A=1;#50A=0;endbeginB=1;#20原创 2022-03-08 00:06:30 · 2131 阅读 · 5 评论 -
数字ic笔试2022小米提前批
单选题 (3分)1.当一个乘法器需要10个cycle才能完成计算任务,对其需要设置multicycle,setup会设置为10,hold设置为()A.9B.不需要设置C.10D.12.以下工艺器件中,电阻值的最大的是()A. AAB. ContactC. PolyD. VIA3.当clock的周期是10ns,对于模块的input需要添加input delay,假设外部延迟是6ns,内部延迟是4ns,那模块的input delay需要设置为()A. 5nsB. 6nsC. 4ns原创 2022-03-08 10:09:46 · 4809 阅读 · 9 评论 -
2022乐鑫数字芯片提前批笔试
单项选择(3 分)1.以下关于 System Verilog 的描述, 正确的是A sv 中可以用 logic 代替 Verilog 中的 wire 和 reg 类型B sv 中, 定义成 reg 的信号会被综合成触发器C sv 中的 function 语言不可被综合D 其他都不正确E sv 是提供给验证使用的, 因此其不能被综合解:E 可综合2.UVM 层次化结构中, 最顶层的部件类型是?A uvm_testB uvm_rootC uvm_rootD uvm_component解原创 2022-03-08 23:56:50 · 2811 阅读 · 9 评论 -
2022联发科数字芯片提前批笔试
1、逻辑电路如图所示,已知各触发器初态为0,试着画出Q0,Q1,Q2的波形。2、请根据下面的电路完成相关问题1>写出电路图A的真值表2>根据图B circuit画出waveform3>利用状态图描述图B circuit的功能4>假设逻辑门的delay 为1ns,DFF的CK到q的delay为1ns,clk周期为10ns,寄存器的setup时间为0.5ns,根据图B中的timing信息计算关键路径setup的slack(12分)3、请简述IC设计从前端到后端的流程(5原创 2022-03-10 19:24:04 · 4452 阅读 · 4 评论