数字电路
无机肥料
这个作者很懒,什么都没留下…
展开
-
数字电路:同步计数器的设计
1. 简介一个时序电路包括组合逻辑部分(combinational logic section)和存储部分(memory section),存储部分通常由flip-flops制作设计时序电路本质上是设计组合逻辑2. 步骤第一步 绘制状态图(state diagram)状态图显示状态(state)随时钟变化的顺序,示例如下:第二步 绘制次态表(next-state table)次态表...原创 2019-12-05 02:21:10 · 8878 阅读 · 5 评论 -
数字电路:AHDL中的时序电路
1. 基元在AHDL中有一系列基元(primitivities),这些基元可以被理解为C中的Structure,我们在定义变量时也需要定义变量所属的基元除了最基本的NODE外,AHDL还提供了许多不同的基元,我们需要根据应用的场景来为变量选择适当的基元,常用的基元如下:可以看到,每一个基元都对应某一种硬件类型,编写AHDL时需要根据硬件类型设定变量归属的基元每个基元都会拥有自己的成员,这...原创 2019-10-18 20:04:33 · 2912 阅读 · 0 评论 -
数字电路:奎因-麦克拉斯基算法
文章目录1. 找到所有的一次蕴含项2. 一次合并3. 二次合并在之前,我们使用卡诺图来找到一个系统的布尔表达式,但这只适用于变量较少的情况,如果遇见大量的变量,使用卡诺图化简的方式就会变得非常复杂,之前从四个变量升到五个变量就使得卡诺图多了整整一层,难以想象继续下去会是多么庞大的工作量奎因麦克劳斯基法(Quine-McCluskey method)就是用于简化大量变量的一种手段,因为用的并非图...原创 2019-10-12 13:22:18 · 10342 阅读 · 5 评论 -
数字电路:卡诺图
假设现在有一个逻辑电路,我们知道所有输入对应的输出,该如何找到这个系统的最简逻辑表达式呢?卡诺图就是方法之一,其要点在于,通过一张图表现出所有输入与输出之间的关系,然后通过画圈的方式找到最简的SOP(sum of product),其中,相邻的项可以被一个圈包裹,但是圈中项的数量必须是2的指数倍(1,2,4,8…),每个圈中至少要有一个未被其它圈包裹的项,最后,圈最少的画法就能对应最简SOP1...原创 2019-10-11 19:47:16 · 13362 阅读 · 1 评论 -
数字电路:AHDL中的组合逻辑
Decoders and EncodersDecoder上图是一个译码器的AHDL代码,译码器的输入可以分为两部分,图中的e1 ,e2bar, e3bar决定了a是否表达只有当e1=1, e2=0, e3=0时,a才能够决定输出通过DEFAULT,代码为所有未声明的输出都定义了一个VCC,只有当CASE触发时,才会将特定的输出变为GND通过定义情况 ENABLE 和运用逻辑语句 IF,...原创 2019-09-20 20:26:46 · 1877 阅读 · 0 评论 -
数字电路:硬件描述语言AHDL纵览
HDLs是硬件描述语言(Hardware Description Languages)的简称HDL有很多,目前主流的是Verilog HDL (Verify Logic)和VHDL(Very High Speed Integrated Circuit HDL)然而我们依旧要从过时的语言AHDL(Altera HDL)学起纵观AHDL格式AHDL文件的格式包括三个部分:Document...原创 2019-09-19 16:04:42 · 6569 阅读 · 1 评论 -
数字电路:可编程逻辑器件PLDs
PLDs分类1.SPLDs:简单可编程逻辑器件,最多600门2.CPLDs:复杂可编程逻辑器件,上千门3.FPGAs:现场可编程门阵列,成千上万门可编程阵列一个由导体构成的网格,行和列之间有可熔化的连接通过熔化指定的连接来决定输出SPLDs分类1.可编程只读存储器(PROM)固定与门阵列可编程或门阵列2.可编程逻辑阵列(PLA)可编程与门阵列可编程或门阵列3.可编程阵列...原创 2019-09-19 14:49:28 · 3245 阅读 · 0 评论