数字电路：可编程逻辑器件PLDs

PLDs分类

1.SPLDs:简单可编程逻辑器件，最多600门
2.CPLDs:复杂可编程逻辑器件，上千门
3.FPGAs:现场可编程门阵列，成千上万门

可编程阵列

一个由导体构成的网格，行和列之间有可熔化的连接
通过熔化指定的连接来决定输出

SPLDs分类

1.可编程只读存储器（PROM）
固定与门阵列
可编程或门阵列

2.可编程逻辑阵列（PLA）
可编程与门阵列
可编程或门阵列

3.可编程阵列逻辑（PAL）
一次可编程与门阵列（不可擦除）
固定或门阵列+固定输出逻辑

4.通用阵列逻辑（GAL）
可编程与门阵列
固定或门阵列+可编程输出逻辑（输出逻辑宏单元OLMC）

本文主要探讨其中的PAL和GAL

1. PAL

允许所有SOP表达
编程后，所有需要建立连接的保险丝将保留，其他地方将被熔断，如图所示：

这里与门之前的输入线也可以被简化成一条：

可以看到与门面前只有一条线，却表达了两个输入

输出添加一个反向器，可以使输出是 avtice-LOW 或 active-HIGH，在上方添加一个三态控制（Tristate control），可以通过控制线的HIGH或LOW来控制I/O端口是输出或是输入

PAL还可以添加一个反相器来允许输出端作为下一个电路的输入端，或让输出的信号反馈到此电路的输入端

PAL的命名方式为：PAL + (输入端口数) + L/H（LOW-avtive/HIGH-active）+ （输出端口数）
举个例子，一个PAL有10个输入端口，avtive-LOW的输出以及8个输出端口，则它的名字为：PAL10L8

如果其中有些端口既可以作为输入也可以作为输入，则将这些口加到输入中，假如上面的例子中有6个I/O口，则最终命名为：PAL16L8，也就是我们取输入端口数和输出端口数的最大值

2. GAL

GAL与PAL最大的不同在于，GAL本身以及它的输出逻辑都是可以重新编程的，不像PAL一旦熔断便无法挽回

可编程与门阵列由电可擦除CMOS（E2CMOS）单元组成,on时连接，off时断开，如图：

与PAL相同，GAL的输入线也可以被简化：

GAL的输出端也拥有三态控制，可以在输入和输出之间切换
GAL的命名方式也与PAL相似，除了GAL的名字里不区分avtive-HIGH, active-LOW，而是统一用V表示
如拥有12个专用输入端和10个I/O端的GAL称作 GAL22V10

2.1 OLMC

OLMC全称是Output logic macrocells，是PAL, GAL, CPLD的一部分, 通常由一个或门或及一些相关的输出逻辑组成
OLMC里有一个1-of-4 multiplexer（两个输入的多路复用器），它有四种输入，对应OLMC的四种配置：
1.或门输出
2.或门输出的补码
3.带寄存器的或门输出
4.带寄存器的或门输出补码

3. CPLD

CPLD是Complex Programmable Logic Devices的简称，其包含许多SPLD，每个SPLD之间由可编程的线连接，被包含的SPLD称作Logic array blocks（LAB）

4. FPGA

FPGA是Field programmable gate array的简称，拥有许多输入和输出盒(block)，我们可以通过程序改变输入与盒之间，盒与盒之间的关系来获得输出

在盒子中，含有许多LUT（lookup table），他们可以产生任何基于真值表的逻辑方程

上图中我们可以看到，LUT接收到数据之后，通过下方的BAS决定到底输出哪一个，达到构建真值表的目的
如果反着查找会更容易找到输出和输入的关系