数字电路实验(05)二进制计数器设计

数字电路实验(05)二进制计数器设计

一.实验要求

1.1.实验目的

1. 认识二进制同步计数器的定义、工作状态及信号波形；
2. 熟悉基于JK触发器实现二进制同步计数器的构成规则。

1.2.实验器材

1. VCC
2. Ground
3. 脉冲电压源
4. 上升沿触发JK触发器
5. 2输入与门
6. 四输入七段数码管
7. 四通道示波器

1.3.实验原理

计数模值M和触发器级数k的关系：M=2k。
加法计数器的构成规律：
J0=K0=1
Ji=Ki=Q0•Q1•…. •Qi-1 i=1、2……(k-1)
减法计数器的构成规律：
J0=K0=1
Ji=Ki=Q0’•Q1’•…. •Qi-1’ i=1、2……(k-1)

1.4.实验内容、要求及过程

实验要求：
构建图1电路。时钟clk为0~5V，周期1s，高电平时长500ms。

用四通道示波器观察时钟clk及各级触发器输出的Q0、Q1、Q2信号。根据观察，在图2中画出Q0、Q1、Q2的波形(与clk信号的边沿对应好，从Q2Q1Q0＝000的状态开始)，并观察数码管的显示情况。

二.实验图

三.实验报告内容

1. 由JK触发器构成的二进制计数器有着哪些特点？

计数模值M,触发器级数k：M=2^k

2. 搭建电路完成实验，补充完整图2，说明数码管的显示情况；

数码管从0至7循环显示，仿真后观看数码管即可，点击示波器看到图2波形

3. 画出图1电路的状态转移图；

4. 如果要构成二进制减法计数器(模8)，在图1电路的基础上要做哪些改动？

二进制减法计数器（模8）：J1=K1=Q0’，J2=K2=Q0’Q1’