二进制异步计数器

于 2024-05-22 12:14:40 发布
阅读量1.6k 收藏 28
点赞数 25
分类专栏： 数字电子基础 文章标签： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_74209563/article/details/139116544
版权

二进制异步计数器

二进制异步加法计数器

注意：不能像同步计数器那样按照 状态表的计数规律 来快速设计了，需要按照【异步时序电路的设计方法】一文中介绍的设计步骤进行设计

引例

【例1】设计一个 3 位二进制异步加法计数器

  • Step1：建立原始状态转换图

    在这里插入图片描述

    根据状态转换图画出对应的时序图，然后从翻转要求出发，为每个触发器选择合适的时钟信号

    选择时钟脉冲的基本原则：凡是要翻转的触发器都能够获得相应的时钟触发沿，且触发沿越少越好

  • Step2：选触发器，求方程

    1. 选触发器：用到 3 位二进制代码，故选用 3 个 触发器（这里选用 CP 下降沿触发 JK 触发器），分别用 F F 0 、 F F 1 、 F F 2 FF_0、FF_1、FF_2 FF0​、FF1​、FF2​ 表示

    2. 输出方程（现态方程）：

      根据状态转换图用卡诺图求输出方程

      在这里插入图片描述

    3. 时钟方程(异步时序电路的关键)：先根据状态转换图画出时序图，再根据翻转条件选脉冲

    在这里插入图片描述

    根据翻转条件选脉冲

    • F F 0 FF_0 FF0​ ：每来一个 C P ↓ CP↓ CP↓ 翻转一次，选 C P CP CP 作为时钟脉冲
    • F F 1 FF_1 FF1​ ：在 C P 2 ↓ 、 C P 4 ↓ 、 C P 6 ↓ 、 C P 8 ↓ CP_2↓、CP_4↓、CP_6↓、CP_8↓ CP2​↓、CP4​↓、CP6​↓、CP8​↓ 时刻翻转，选 Q 0 Q_0 Q0​ 作为时钟脉冲
    • F F 2 FF_2 FF2​ ：在 C P 4 ↓ CP_4↓ CP4​↓ 和 C P 8 ↓ CP_8↓ CP8​↓ 时刻翻转，选 Q 1 Q_1 Q1​ 作为时钟脉冲

    C P 0 = C P ( C P ↓ ) CP_0=CP(CP↓) CP0​=CP(CP↓)

    C P 1 = Q 0 ( Q 0 ↓ ) CP_1=Q_0(Q_0↓) CP1​=Q0​(Q0​↓)

    C P 2 = Q 1 ( Q 1 ↓ ) CP_2=Q_1(Q_1↓) CP2​=Q1​(Q1​↓)

    1. 状态方程：先画出次态卡诺图，再拆分开得各触发器卡诺图

      在这里插入图片描述

      注意：要把没有时钟信号的次态也作为约束项处理，以利于状态方程的化简

      由拆分卡诺图得状态方程

      F F 2 FF_2 FF2​ 在 C P 4 ↓ CP_4↓ CP4​↓ 和 C P 8 ↓ CP_8↓ CP8​↓ 时刻翻转， C P 1 、 C P 2 、 C P 3 、 C P 5 、 C P 6 、 C P 7 CP_1、CP_2、CP_3、CP_5、CP_6、CP_7 CP1​、CP2​、CP3​、CP5​、CP6​、CP7​ 没用，当作约束项处理

      在这里插入图片描述

      F F 1 FF_1 FF1​ 在 C P 2 ↓ 、 C P 4 ↓ 、 C P 6 ↓ 、 C P 8 ↓ CP_2↓、CP_4↓、CP_6↓、CP_8↓ CP2​↓、CP4​↓、CP6​↓、CP8​↓ 时刻翻转， C P 1 、 C P 3 、 C P 5 、 C P 8 CP_1、CP_3、CP_5、CP_8 CP1​、CP3​、CP5​、CP8​ 没用，当作约束项处理

      在这里插入图片描述

      由于 Q 0 Q_0 Q0​ 受时钟信号 C P CP CP 控制，所以按照普通卡诺图拆分方法即可

      在这里插入图片描述

    2. 驱动方程：变换状态方程，使之形式与选用触发器的特性方程一致，比较后得驱动方程

      JK 触发器的特性方程： Q n + 1 = J Q n ‾ + K ‾ Q n Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n Qn+1=JQn​+KQn

      在这里插入图片描述

  • Step3：画电路图

    在这里插入图片描述

  • Step4：检查电路能否自启动

    电路没有无效状态，所以能自启动

若 Step2 中选用 CP 下降沿触发的 D 触发器

  • Step2：选触发器，求方程

    选触发器：用到 3 位二进制代码，故选用 3 个 触发器（这里选用 CP 下降沿触发的 D 触发器），分别用 F F 0 、 F F 1 、 F F 2 FF_0、FF_1、FF_2 FF0​、FF1​、FF2​ 表示

其余步骤和 【选用 CP 下降沿触发 JK 触发器】 一样，只是对应的驱动方程需要根据 D 触发器的特性方程改变，电路图需要使用 D 触发器

D触发器特性方程： Q n + 1 = D Q^{n+1}=D Qn+1=D

在这里插入图片描述

对应电路图

在这里插入图片描述

若 Step2 中选用 CP 上升沿触发的 JK 触发器

  • Step2：选触发器，求方程

    选触发器：用到 3 位二进制代码，故选用 3 个 触发器（这里选用 CP 上升沿触发的 JK 触发器），分别用 F F 0 、 F F 1 、 F F 2 FF_0、FF_1、FF_2 FF0​、FF1​、FF2​ 表示

其余步骤和 【选用 CP 下降沿触发 JK 触发器】 一样，只是对应的时钟方程和电路图需要改变

时钟方程(异步时序电路的关键)：先根据状态转换图画出时序图，再根据翻转条件选脉冲

在这里插入图片描述

根据翻转条件选脉冲

  • F F 0 FF_0 FF0​ ：每来一个 C P ↑ CP↑ CP↑ 翻转一次，选 C P CP CP 作为时钟脉冲
  • F F 1 FF_1 FF1​ ：在 C P 2 ↑ 、 C P 4 ↑ 、 C P 6 ↑ 、 C P 8 ↑ CP_2↑、CP_4↑、CP_6↑、CP_8↑ CP2​↑、CP4​↑、CP6​↑、CP8​↑ 时刻翻转，选 Q 0 ‾ \overline{Q_0} Q0​​ 作为时钟脉冲
  • F F 2 FF_2 FF2​ ：在 C P 4 ↑ CP_4↑ CP4​↑ 和 C P 8 ↑ CP_8↑ CP8​↑ 时刻翻转，选 Q 1 ‾ \overline{Q_1} Q1​​ 作为时钟脉冲

C P 0 = C P ( C P ↑ ) CP_0=CP(CP↑) CP0​=CP(CP↑)

C P 1 = Q 0 ( Q 0 ‾ ↑ , Q 0 ↓ ) CP_1=Q_0(\overline{Q_0}↑,Q_0↓) CP1​=Q0​(Q0​​↑,Q0​↓)

C P 2 = Q 1 ( Q 1 ‾ ↑ , Q 1 ↓ ) CP_2=Q_1(\overline{Q_1}↑,Q_1↓) CP2​=Q1​(Q1​​↑,Q1​↓)

对应电路图

在这里插入图片描述

若 Step2 中选用 CP 上升沿触发的 D 触发器

  • Step2：选触发器，求方程

    选触发器：用到 3 位二进制代码，故选用 3 个 触发器（这里选用 CP 上升沿触发的 JK 触发器），分别用 F F 0 、 F F 1 、 F F 2 FF_0、FF_1、FF_2 FF0​、FF1​、FF2​ 表示

其余步骤和 【选用 CP 上升沿触发的 JK 触发器】 时一样，只是对应的驱动方程需要根据 D 触发器的特性方程改变（和 【选用 CP 下降沿触发的 D 触发器】 一样），电路图需要使用 D 触发器

在这里插入图片描述

对比分析

在这里插入图片描述

由上图分析可得结论

  • 二进制异步加法计数器使用的单元电路是 T’ 触发器
  • 高位触发器的时钟信号是低位的输出，若选择下降沿触发的 T’ 触发器，应取 C P i = Q i − 1 CP_i=Q_{i-1} CPi​=Qi−1​ ，若选用上升沿触发，则取 C P i = Q ‾ i − 1 CP_i=\overline{Q}_{i-1} CPi​=Q​i−1​

二进制异步减法计数器

引例

【例2】设计一个 3 位二进制异步减法计数器

  • Step1：建立原始状态转换图

    在这里插入图片描述

  • Step2：选触发器，求方程

    1. 选触发器：用到 3 位二进制代码，故选用 3 个 触发器（这里选用 CP 下降沿触发 JK 触发器），分别用 F F 0 、 F F 1 、 F F 2 FF_0、FF_1、FF_2 FF0​、FF1​、FF2​ 表示

    2. 输出方程：

      根据状态转换图用卡诺图求输出方程

      在这里插入图片描述

    3. 时钟方程(异步时序电路的关键)：先根据状态转换图画出时序图，再根据翻转条件选脉冲

      在这里插入图片描述

      根据翻转条件选脉冲

      • F F 0 FF_0 FF0​ ：每来一个 C P ↓ CP↓ CP↓ 翻转一次，选 C P CP CP 作为时钟脉冲
      • F F 1 FF_1 FF1​ ：在 C P 1 ↓ 、 C P 3 ↓ 、 C P 5 ↓ 、 C P 7 ↓ CP_1↓、CP_3↓、CP_5↓、CP_7↓ CP1​↓、CP3​↓、CP5​↓、CP7​↓ 时刻翻转，选 Q 0 ‾ \overline{Q_0} Q0​​ 作为时钟脉冲
      • F F 2 FF_2 FF2​ ：在 C P 1 ↓ CP_1↓ CP1​↓ 和 C P 5 ↓ CP_5↓ CP5​↓ 时刻翻转，选 Q 1 ‾ \overline{Q_1} Q1​​ 作为时钟脉冲

      C P 0 = C P ( C P ↓ ) CP_0=CP(CP↓) CP0​=CP(CP↓)

      C P 1 = Q 0 ( Q 0 ‾ ↓ ) CP_1=Q_0(\overline{Q_0}↓) CP1​=Q0​(Q0​​↓)

      C P 2 = Q 1 ( Q 1 ‾ ↓ ) CP_2=Q_1(\overline{Q_1}↓) CP2​=Q1​(Q1​​↓)

    4. 状态方程：先画出次态卡诺图，再拆分开得各触发器卡诺图

      在这里插入图片描述

      由拆分卡诺图得状态方程

      F F 2 FF_2 FF2​ 在 C P 1 ↓ CP_1↓ CP1​↓ 和 C P 5 ↓ CP_5↓ CP5​↓ 时刻翻转， C P 2 、 C P 4 、 C P 3 、 C P 6 、 C P 8 、 C P 7 CP_2、CP_4、CP_3、CP_6、CP_8、CP_7 CP2​、CP4​、CP3​、CP6​、CP8​、CP7​ 没用，当作约束项处理

      在这里插入图片描述

      F F 1 FF_1 FF1​ 在 C P 1 ↓ 、 C P 3 ↓ 、 C P 5 ↓ 、 C P 7 ↓ CP_1↓、CP_3↓、CP_5↓、CP_7↓ CP1​↓、CP3​↓、CP5​↓、CP7​↓ 时刻翻转， C P 2 、 C P 4 、 C P 6 、 C P 8 CP_2、CP_4、CP_6、CP_8 CP2​、CP4​、CP6​、CP8​ 没用，当作约束项处理

      在这里插入图片描述

      由于 Q 0 Q_0 Q0​ 受时钟信号 C P CP CP 控制，所以按照普通卡诺图拆分方法即可

      在这里插入图片描述

    5. 驱动方程：变换状态方程，使之形式与选用触发器的特性方程一致，比较后得驱动方程

      JK 触发器的特性方程： Q n + 1 = J Q n ‾ + K ‾ Q n Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n Qn+1=JQn​+KQn

      在这里插入图片描述

  • Step3：画电路图

    在这里插入图片描述

  • Step4：检查电路能否自启动

    电路没有无效状态，所以能自启动

若采用 CP 上升沿触发的 JK 触发器

在这里插入图片描述

若采用 CP 上升沿触发的 D 触发器

在这里插入图片描述

总结 - 异步二进制计数器的构成方法

将触发器接成T触发器，然后级联，将计数脉冲CP从最低位时钟端输入
其它各位时钟端接法如下表

在这里插入图片描述

YuCaiH
关注
  • 25
    点赞
  • 踩
  • 28
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
数字电路11-异步计数器
qq_43459448的博客
04-07 2803
异步计数器
4位异步二进制计数减法器(QUARTUS II 9)
08-24
一个4位异步二进制计数减法器(QUARTUS II 9) 源文件 可以参考,我试过可以用!
模拟技术中的N进制异步计数器设计方法
10-21
所谓异步计数器电路，是指其构成的基本功能单元触发器的时钟输入信号不是与触发器在一起的，有的是外输入的脉冲信号，有的是其他触发器的输出，这样当外输入脉冲信号到来的时候，触发器的翻转有先有后，是异步的。 　　1.如何选取每个触发器的时钟信号 　　触发器状态的改变一定要有触发脉冲的触发，因此为每个触发器选取时钟信号的时候，必须满足该触发器所有状态发生变化的时刻，有触发信号的到达。同时对应不变的状态，到达的触发信号尽量少。根据第二条原则，参照二进制异步计数器的设计，对每个触发器时钟信号的选取依次从其前面的开始，如Q3触发器CP3信号的选择，先看Q2的输出是否符合上述第一条原则，不符合的话再看Ql的
计数器概念和异步二进制计数器
weixin_43342105的博客
04-17 2403
文章目录计数器的概念和分类异步二进制计数器![在这里插入图片描述](https://img-blog.csdnimg.cn/20200417085341187.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzM0Mj...
异步计数器
fcxgfdjy的博客
04-12 1万+
异步计数器与同步计数器的区别在于触发器是否同步翻转。 在末位+1时，从低位到高位逐位进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转。 下降沿触发 上升沿触发 将每一位触发器的进位脉冲改为Q’端输出即可。 异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出借位，使高位翻转。 那么可以发现异步二进制加减法计数器都是将低位输出端连到高位输入端组成的。 1.下降沿方式：加法：Q为输出端；减法：Q’为输出端 2.上升沿方式：
N进制异步计数器设计方法
01-20
所谓异步计数器电路，是指其构成...根据第二条原则，参照二进制异步计数器的设计，对每个触发器时钟信号的选取依次从其前面的开始，如Q3触发器CP3信号的选择，先看Q2的输出是否符合上述条原则，不符合的话再看Ql的输出
10进制异步计数器电路
12-10
单片机最小电路分享，集成和开发，为广大硬件开发者和程序设计师所爱
用T'触发器构成的异步二进制加法计数器实验电路multisim源文件
11-26
用T'触发器构成的异步二进制加法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
二-五-十进制异步计数器74LS290实验电路multisim源文件
12-19
二-五-十进制异步计数器74LS290实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
四位二进制加法计数器
07-01
给各位同学应急用。
（二十）【数电】（第六章 时序逻辑电路）计数器
weixin_44378835的博客
05-26 8万+
文章目录A 计数器 A 计数器
【时序逻辑电路】——计数器
RL2698853114的博客
07-24 3万+
一、计数器能累计输入脉冲个数的数字电路称为计数器，计数器是数字电路中应用十分广泛的单元逻辑电路，除直接用作技术、分频、定时外，还经常应用于数字仪表、程序控制、计算机等领域。计数器的种类很多，①按计数的进位体制不同，可分为二进制、十进制和N进制计数器等；②按计数器中数值的增、减情况，可分为加法计数器、减法计数器、可逆计数器；③按计数器中各触发器状态转换时刻的不同，可分为同步计数器和异步计数器。1.二进制计数器定义。在计数脉冲作用下，各触发器状态的转换按二进制的编码规律进行计数的数字电路称为二进制计数器。 构
「数字电子技术基础」7.时序逻辑电路
weixin_43014010的博客
06-09 1万+
时序逻辑电路详解。状态转换图、状态转换表、自启动判断和修改自启动。160/162，161/163构成任意进制计数器.状态化简，时序逻辑电路的分析与设计。环形计数器与扭环形计数器。
《数字电子技术基础》6.3 时序逻辑电路——寄存器、计数器及脉冲发生器功能介绍
ARM_qiao的博客
04-26 1万+
寄存器和移位寄存器、计数器功能介绍
异步二进制递减计数器(结构描述方法)
qq_41982581的博客
09-18 2931
//D触发器的声明 module D_FF(input CLK,D,CR, output reg Q ); always @(negedge CLK or negedge CR) if(!CR) Q <= 1'b0; else Q <= D; endmodule //调用D触发器的模块 module cy4(input CP,RST, ...
74LS74 D触发器组成四位异步加法计数器
热门推荐
HopesunIce的博客
05-07 15万+
74LS74  D触发器组成四位异步加法计数器   申请了一段时间了 太懒了 从来没有写过   写一个玩一下  新手  不喜勿喷   学过的朋友都知道什么是D触发器  这里不再罗嗦   数电实验中原理图直接给出来了 接法   芯片为74LS74   这里对74LS74啰嗦一下 借用一下百度的东西  ： 百度图片  ：   74hc74,74ls74是
异步十进制加法计数器(D)
weixin_42048463的博客
10-28 5632
74ls90二进制异步计数器
最新发布
05-31
74LS90是一种二进制异步计数器，可以将其配置为不同的计数模式，包括二进制和BCD（二进制编码十进制）计数模式。它可以工作在较高的时钟频率下，并且具有较低的功耗和延迟时间。 在二进制计数模式下，74LS90可以...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值