锁相环(PLL)原理讲解

背景知识

在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。
PLL(phase-locked loop)，即锁相环。是 FPGA 中的重要资源。由于一个复杂的 FPGA 系统往往需要多个不同频率，相位的时钟信号。所以，一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。FPGA 的设计中，时钟系统的 FPGA 高速的设计极其重要，一个低抖动, 低延迟的系统时钟会增加 FPGA 设计的成功率。

基本原理

锁相环PLL是由一个鉴相器（PD）、低通滤波器（LPF）和压控振荡器（VCO）组成。
锁相环的最基本配置是将参考信号(FR)的相位与可调反馈信号F0的相位进行比较，如图1所示。此一电路的中心为相位此较器。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。

① 鉴相器（PD）
在此一电路中，假设fr>fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果fr<fo时，会产生负脉波信号。

② 低通滤波器（LPF）
此一PD脉波信号经过回路滤波器(LoopFilter)的积分，便可以得到直流电压VR，可以控制VCO电路。

③ 压控振荡器（VCO）
由于控制电压VR的变化，VCO振荡频率会提高。结果使得fr=f0在f与f的相位成为一致时，PD端子会成为高阻抗状态，使PLL(锁相环)被锁栓(Lock)。

④ 分频器（FD）
那么PLL是如何实现倍频的呢？其实就是对输出fo作N分频，即fN,将分频后的频率送入鉴相器中与参考频率进行比较。当PLL进入锁定状态时，输出频率fo就实现了倍频，此时fo=N*fi。

链接一
链接二