锁相环原理（PLL）

锁相环原理（PLL）

1、锁相环电路原理

在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定性也很高。

2、锁相环基本构成

上图所示为PLL电路的基本结构图，此所使用的基准信号为稳定度很高的晶体振荡电路信号。此一电路的中心为相位比较器。相位比较器可以将基准信号与VCO(Voltage Controlled Oscillator)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。利用这个误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位成为一致。
PLL可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相媲美。
只要是基准频率的整数倍，便可以得到各种频率的输出。
从上图的PLL基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率是fr,VCO的频率为fo。
在电路中，假设fr>fo时，也就是VCO的振荡频率fo比fr低时，此时的相位比较器的输出PD如下图所示，产生正脉冲信号，使VCO的振荡器频率提高。相反的，如果fr<fo时，会插产生负脉波信号。

3、锁相环理论计算

锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。

鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：

式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：

用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：

式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：

即
则，瞬时相位差θd为

对两边求微分，可得频差的关系式为

上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变。
因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为

上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。

4、matlab实现QPSK锁相环解调

参考代码：

%程序及结果如下：
clear all;
close all;

%仿真数据长度
Simulation_Length=1000;
%基带信号
I_Data=randint(Simulation_Length,1)*2-1;
Q_Data=randint(Simulation_Length,1)*2-1;
Signal_Source=I_Data + j*Q_Data;
%载波信号
Freq_Sample=2400;%采样率，Hz
Delta_Freq=-60; %频偏，Hz
Time_Sample=1/Freq_Sample;
Delta_Phase=rand(1)*2*pi; %随机初相，Rad
Carrier=exp(j*(Delta_Freq/Freq_Sample*(1:Simulation_Length)+Delta_Phase))