PLL 锁相环原理介绍

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
PLL工作原理框图如下

首先说明鉴相器Phase Discriminator：
鉴频器可以由乘法器实现

设外部输入为$U_i(t)=U_m\sin [{\omega }_{i}t+{\theta }_i(t)]$,VCO直流输出(无外接信号时输出)为$U_o(t)=U_{}$