芯片行业名词简写——来自实操小白经验积累1.0

1.AE (Application Engineer 应用工程师): 需要熟悉芯片的功能，以及版图的设计

2.PE (Process Engineer 制程工程师): 在产线负责产品的生产

3.PIE (Process Integrated Engineer 工艺整合工程师): 主要负责工艺流程

3.1 LPIE (Logic Process Integration Engineer) 逻辑芯片生产整合工程师

3.2 MPIE (Memory Process Integration Engineer) 存储器生产整合工程师

4.EE (Equipment Engineer 设备工程师):

a.提供客户技术支持工作，新机台安装，系统升级，问题处理，故障处理等

b.公司内部技术支持，装机基础分析

c.提供内部，外部客户技术培训

5.FAE (Field Application Engineer 现/市场应用工程师): 协同业务把产品卖出去

6.FTS (Foundry Technology Support)代工厂负责技术支持的人

7.Architect：架构师

Wafer 晶圆

DIFF 扩散

PHOTO 光刻/lithography

IMP (Implant)离子注入

nano print 纳米压印

ETCH 蚀刻

Poly 栅极

pre-bake 前烘

post-bake 后烘

Bumping 指在wafer晶圆表面做出铜锡或金凸点

Backgrind  减薄

node 节点

Dicing 划片

die bonding 贴片

Packaging 封装

molding 注塑

Lead Forming 引线形状修整

WB Wire Bond打线键合

TAB 载带焊

FCB 倒装焊

SiP  System In Package，购买各家的IC，一次性封装

P ploy晶体管

M metal金属连线

die 裸片

chip 芯片

mask 掩模版

full mask 全掩模版，一整张掩模版为一个设计服务

pcs 个/件

MPW  多项目晶圆，将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品。

TO 流片tape out

shuttle 班车

NTO 工程批

RTO re-tape out（有些也把RTO叫做ECO）

TOR Tape-Out Request

combo 多颗芯片组合to

MFU 机台MASK的曝光利用率

WIP 出货时间

FT (Final Test)出厂测试，封装后测试

CP (Chip Probing 芯片/晶片+测试/探测): 测试芯片的电性参数，剔掉次品以减少后续封装的成本

WAT 晶圆生产出来后，出晶圆厂前要经过一道电性测试

RFL  电阻故障定位resistive fault locate

DRC Design Rule Check设计规则检查

ERC Electrical Rule Check电气规则检查

LVS  Layout Versus Schematics, 是 Dracula 的验证工具,用来验证版图和逻辑图是否匹配

DV  design verification功能验证，检验其前端设计是否用代码实现了相应的功能

STA  Static Timing Analysis 静态时序分析

DFT （Design for test）可测性设计，芯片内部往往都自带测试电路，DFT的工作就是在设计的时候就解决流片后测试环节的一部分问题，提高芯片流片之后的可测试性，很大程度上能够降低测试的金钱以及时间成本

IP  硅知识产权，数字IC设计中一个设计模块

Hardren 指某个IP以硬模块的形式来实现

IP merge  将单独hardren的模块，拼接进去，我的理解是IP核融入原有设计

License IP 授权IP

yield 良率