晶圆WAT（wafer acceptance test）

常说的WAT测试是晶圆生产后，出晶圆厂前要经过一道电性测试（出货前第一次经过一套完整的电学特性测试流程）。通过WAT数据，可以监控到晶圆制造工序是否异常，产品是否符合该工艺技术平台的电性规格要求。

WAT测试结构（Test Pattern或Test Structure）不是设计在每个芯片内部，因为设计在内部会占用额外的芯片面积，以面积计算价钱的情况下显而易见增加了费用。

WAT测试结构设计在芯片与芯片之间的区域——划片槽（Scribe Line）。划片槽宽度在60um-150um（不清楚现在最小是不是60um，接触的foundry和书中是60um），芯片代工厂（foundry）依据芯片切割机器（Die Saw）的精度要求制定划片槽的宽度设计要求，力求做到最小宽度及最小面积。通常foundry对宽度也有一些要求，比如8英寸/某工艺可以申请60um，某工艺默认60um...

图a是整块晶圆产品上的芯片，每一个小格子代表一颗芯片；图b是放大后的图形，可以看到芯片间的Scribe Line；图c是显微镜下的芯片划片槽，白色的方块区域是顶层金属窗口，通常称为封装金属窗口（Bonding PAD），WAT测试结构在PAD与PAD之间，很多不同的测试结构组成一组测试模组，foundry会给每组测试模组定义一个名称，每一片晶圆会包含很多这样的不同的WAT测试模组。

但是某些特殊的产品，如功率器件（Power IC），为了充分利用晶圆的面积，增加每片晶圆上晶粒的数目，会尽量压缩切割道的面积，从而导致切割道太小，无法放置测试结构。当然，这类产品的制造工艺和电路设计一般都比较简单，所以不需要浪费面积设计测试结构，而是可以通过直接测试晶粒来完成WAT。

WAT测试结构通常包含该工艺技术平台的所有有源器件，无源器件和特定的隔离结构。(通俗的说就是需要电源才能显示其特性的就是有源元件，如MOS晶体管、二极管等。而不用电源就能显示其特性的就叫无源元件，电容、电阻、电感都是无源器件)。隔离结构包括有源区（AA）之间的隔离，多晶硅之间的隔离和金属之间的隔离。WAT参数是指有源器件、无源器件和隔离结构的电学特性参数。

WAT测试用途很多，一、作为质量检验依据后出货；二、评估工艺的变化趋势（如按生产时间排列，MOS管Vt数值是否有变化趋势），以此判断工艺稳定性；三、监测客户特别要求的器件结构是否符合电性要求；四、对WAT数据和良率（CP测试yield）做相关性，检查相关性最强的参数，找出有问题的工艺步骤；五、foundry内部检查晶圆可靠性（金属互连线电迁移和栅氧化层的寿命等）；六、通过测试不同尺寸器件的WAT参数进行器件建模；七、测试和分析特定的WAT测试结构，改善工艺，或者开发下一代工艺技术平台。

根据CMOS工艺技术平台的特点，WAT测试分为8大类：MOS晶体管、栅氧化层的完整性（Gate Oxide Integrity, GOI）、多晶硅栅场效应晶体管、n型结（n-dibde结构）、P型结、方块电阻Rs、接触电阻Rc、隔离、金属电容（MIM Capacitor）和多晶硅电容（PIP Capacitor ）。

资料参考：《集成电路制造工艺与工程应用》温德通，部分信息有根据实际学习做增加。