（十三）【数电】（组合逻辑电路）比较器和奇偶校检器

A 比较器和奇偶校检器

A.a 数值比较器

数值比较器(Digital Comparator)是实现 两个数值之间的大、小、相等比较，或只是比 较二者是否相等的逻辑功能电路。
<1> 1位数值比较器工作原理


<2> 多位数值比较器工作原理
在比较两个多位数的大小时，必须自高而低的逐位比 较，而且只有在高位相等时，才需比较较低位。
图为CC14585 多位数值比较 器的原件示意图，设置有级联信 号输入端A>B、A<B和A=B（用来将低位的结果与高位级联），接 收来自低位比较器的输出结果。 若比较器的各位比较结果都相 等，最终结果取决于级联信号输 入。在单独使用或作为最低位片 使用时，为了不影响比较结果， 低位片级联输入A>B、A=B应置 0，A>B置１（仅做控制信号）。

蓝色部分，本位所有数据相同，输出与低位输入相同。（先考虑本级在考虑上低位）

<3>MSI数值比较器的扩展应用
1 级联扩展

由图可见，低４位的比较结果作为高４位的条件。级联 扩展法结构简单，但运算速度低。

2 并联扩展

---

A.b 奇偶检验器

1 奇偶校验器
奇偶校验码是一种最常用的误差检验码。它的 编码方法是在信息码组外增加一位监督码元，增加 监督码元后，使得整个码组中“1”码元的数目为 奇数或为偶数。若为奇数，称为奇校验码(Odd parity)；若为偶数，称为偶校验码(Even parity)。 实现奇偶校验的相关电路称为奇偶校验器
实现奇校验的检验电路称为奇性奇偶校验器， 实现偶校验的检验电路称为偶性奇偶校验器。
2 奇性奇偶校验器的门级电路设计

• 利用异或门可进行奇偶校验。
• 因为异或门能实现“模2和”运算，即它能成对 的校区‘1’，所以：n个输入经异或运算F=P1 ⊕ P2
  ⊕ … ⊕ Pn时，若n个输入中‘1’的总个数为奇数，运 算结果为1；若n个输入中‘1’的总个数为偶数，运算 结果为0。
• 当n=9时，实现的即9位奇性奇偶校验电路。

<3>奇偶校验 器的级联扩展
常用的9 位奇偶校验 器集成电路 有74LS280和 74180，若输 入多于9位， 可对其进行 级联扩展。 图示如下：