Interlaced ADC学习笔记1

Time Interlaced ADC 学习笔记1

1.定义

  Time Interlaced ADC就是一种由若干个并行的独立ADC通道组成，并且这些通道在时域上交替的对信号进行采样的ADC转换器。
  在目前的很多应用场景中，电子的设备的性能被ADC的性能所限制，高速、高分辨率、低功耗是人们目前所追求的目标，但是，由于集成电路制造工艺等限制，单纯的提高ADC的性能变得十分困难，因此人们另辟蹊径，使用若干个性能较低的ADC通道交替对高频的待测信号进行采样，这样，每一个单独的ADC通道便不必满足奈奎斯特采样定理，只要所有通道的采样结果合成到一起能够满足条件就够了。（示意图如下）

              图一 Interlaced ADC示意图
  我认为可以把单片机ADC的循环采样作为一个例子，单片机TC264的ADC0有多达数十个通道，我们完全可以让这些通道按顺序对输入信号进行采样，储存，然后再合成一个序列。

2.问题

  理论上来说，我们可以利用这样的方法来解决很多高频信号的采样问题。但是，事实上，“时间交错”的ADC结构存在很大的误差，误差的源头有两处，其一是ADC通道本身的误差，如：量化噪声、INL、DNL和抖动效应。还有一类，则是由通道之间的不匹配的造成的我们称之为“失配”。
  在目前的学习中，笔者接触到了两种线性失配：增益失配和时间失配。增益失配源自于各个通道间增益的偏差不一致，与平均增益相差很多。为了补偿这种失配，我们应当在我们所关注的频带上使用每种通道的平均幅度响应。时间失配则是由频率归一化的信道的平均线性相位响应所产生的偏差。为了理解这种偏差，我们可以将相位响应分为线性和非线性部分，即：
$${\varphi }_m(\Omega )=t_m(\Omega )+{\Phi }_m(\Omega )$$
其中
$$t_m(\Omega )$$
是我们所关注的频带上的线性响应。
时间失配,就是线性响应与平均归一化线性响应的差，即：
$$\Delta t_m=t_m-\frac{1}{M}\sum _{m=0}^{M-1}{t}_m$$
还有一种失配，即孔径延时失配，其是时钟信号时移引起的与理想采样瞬间的偏差，这种延迟可以用输入信号在每个通道中的等效时移(线性相移)来表示。该时移可以由线性滤波器完成。

3.解决失配问题

  为了使TIADC的效果可以最好的发挥，首要问题就是解决失配问题。不幸的是，不断缩小的集成电路技术和不断增加的时钟速率使得组件匹配变得更加困难。此外，温度、部件老化等时变参数也会对匹配产生影响。不过，人们已经提出了一些可行的校准方法，这些方法可以调整元件匹配，或者数字校正失真输出信号。
  当我们事先知道输入信号的状态的时候，解决失配的方案如图所示：

               图二 经典失配解决方案
  这种情况下，我们很容易就能区分出那些输出信号是正常的，那些信号是出现失配后的信号，这样我们就可以获得失配参数（比如有些特定信号，我们就可以从其周期性的变化当中得到匹配的规律），从而对ADC数据进行修正。这种修正可以是在模拟端调整匹配，也可以是在数字端重构失真的信号。在数字端重构信号，是一种很有优势的矫正方式简单来说就是在每个ADC通道后面加上一个加法器和一个乘法器用于矫正增益和偏置的不匹配。但是在实际操作过程中，具体实现尤为复杂。涉及到定时失配的时候，一般可以把问题转化为周期性非均匀采样信号，即时移Δtm具有周期性，此时时移Δtm比采样周期Ts小。当时间不匹配时，就需要我们增加一个时间系数来应对。
  如果输入信号未知，或者说我们仅仅了解信号的少部分特征，这时准确的获取失配参数就变的困难而又重要了。比如通信系统中的信号，信系统一般没有额外的校准工作负载周期。在这种情况下，识别必须在TI-ADC的正常操作期间完成，唯一的限制是带限输入信号。对于单个通信协议，我们可以假设特定的信号统计，然而，软件定义无线电(SDR)的趋势不允许这样的假设。在许多情况下，我们获得良好的偏移和增益的不匹配估计，并且将他们与所有通道的平均输出值和平均输出功率做比较。然而，这种方法容易受到输入信号与通道切换序列的相关。即，我们从每个通道中只能得到有限数量的不同样本用于估计过程。

4.在线失配识别

  在线失配的识别是笔者读到的这篇文章发表的时期人们比较关注的一个问题。在线失配识别要求既准确，又尽可能“成本低”，但是很多经典的方案又经常在其中一个方面不符合要求，因此，寻找稳定可靠的在线失配识别方法就成为了当时备受关注的一个话题。