SAR ADC系列10:CDAC电容失配对线性度的影响

本章目录:
1.电容的失配
2.分段结构CDAC
3.CDAC传统开关切换策略
4.单调开关切换策略
5.Sanyal开关切换策略
6.VCM-Based开关切换策略

目录

一、概述

方差、标准偏差、相对标准偏差

 失配

电容的随机失配:单个电容

电容的随机失配:多个电容之比

二、电容随机失配:Matlab验证

三、电容失配对CDAC线性度的影响

四、总结:单位电容的取值


一、概述

方差、标准偏差、相对标准偏差

05d1f1427ba54d43b9cfa43a28e6ae44.png

 失配

65e571bfe4b74b2c8ab9e4e61105a93d.png

如图,蒙特卡洛仿真1000个点,平均值μ=19.2f,标准差1σ=20a,也就是电容有千分之一的误差
电容的mismatch和sqrt(WL)成反比,即mismatch降低至原来2倍,电容面积要提升到4倍

电容的随机失配:单个电容

问题:C1 = M个单位电容Cu,求C1的标准偏差σ1 和 相对标准偏差σc1 = σ1 / μ

已知:单位电容Cu的标准偏差为σ相对标准偏差为σc
根据方差的定义:N​​​​​​​
所以有:gif.latex?%5Cinline%20%5Cdpi%7B100%7D%20%5Cfn_cm%20%5Cbigtriangleup%20C_%7Bu%2C1%7D%5E%7B2%7D%20+%20%5Cbigtriangleup%20C_%7Bu%2C2%7D%5E%7B2%7D%20+......+%20%5Cbigtriangleup%20C_%7Bu%2CN%7D%5E%7B2%7D%20%3D%20%7B%5Ccolor%7BRed%7D%20N%5Csigma%20%5E%7B2%7D%7D​​​​​​​

故: C1的均值M*Cu
        C1的方差:D(C1) = D(Cu1 + Cu2 + ...... +Cum) = D(Cu1) + D(Cu2) +......+D(Cum) = M*σ²
两个随机变量X,Y相对独立,则有D(X+Y)=D(X)+D(Y)

结论:
C1的标准偏差: 4fce3ccc1a5b4fb2965a528e5bf1ffd1.png 

C1的标准偏差对C1均值(M*Cu)归一化得到相对标准偏差:5f4d9f28a5f34481b6c20a4510339848.png

 举例:100fF 电容的标准偏差 σ = 1fF
            200fF 电容的标准偏差 = sqrt(2)*σ = 1.414fF ——(2个100fF的单位电容)
            400fF 电容的标准偏差 = 2*σ = 2fF  ——(4个100fF的单位电容)

电容的随机失配:多个电容之比

已知:单位电容Cu的标准偏差为σ相对标准偏差为σc ; C1= m*Cu , C2=n*Cu

问题:C1/C2的相对标准偏差?
C1/C2的差值(绝对偏差)
= 实际C1/C2 - 理想C1/C2

b820e456006e489aa32866cd32518df3.png


归一化得C1/C2相对偏差 = 绝对偏差 / 平均值

7e933e0c6b944276b189c1862030e8c8.png


有前文可得,△C1/C1 和 △C2/C2 分别为C1和C2 的相对标准偏差(绝对偏差/平均值) 
 

27ed0398bb744595af27bd2cb7f90630.png

e5c0968f33f148319184dbd22f8e26d0.png


所以C1/C2的相对标准偏差

ac4063de46a547a4a72e94a8e2b03dbf.png

结论:
当 m = n = 1 时,增益的相对标准偏差为 sqrt(2)*σc
当 m = 4, n=1 时,增益的相对标准偏差为 sqrt(5)*σc
当 m 远大于 n 时,增益的相对标准偏差为 sqrt(1/n)*σc

二、电容随机失配:Matlab验证

在Marlab中,使用 normrnd( mu, sigma, m, n )函数来验证电容的标准差
        ■ 生成正态分布,以 mu 为均值sigma 为标准差m行n列

C0 = normrnd(1, 1e-2, 1, 10000)
avg = mean(C0)

for i = 1:1:1000
    C1(i) = sum( C0(8*(i-1) + 1:1:8*(i-1)+4) );
    C2(i) = sum( C0(8*(i-1) + 5:1:8*i) );
    i = i+1;
end

std_C1 = std(C1)
std_C2 = std(C2)
std_C1divC2 = std(C1./C2)

Code解析:
        ■ C0是均值为1,σ 为0.01的随机变量;
        ■ C1和C2是样本数为1000的矩阵,其中每个元素皆为任意4个C0之和;
        ■ C1(或C2)的理论均值为4,理论标准差=sqrt(4)*σ = 0.02
        ■ C1/C2的理论均值为1,理论相对标准差=sqrt(1/4 +1/4)*σ = 0.0071(均值为1,标准差和相对标准差一样)

%C1
k1 = 10;
k2 = 20;
C0 = normrnd( 1, 1e-2, 1, 500000 );
]for i = 1 : 1 : 5000
	C1(i) = sum( C0(k1*(i-1)+1 : 1 : k1*i) );
	i = i+1;
end

%C2
C0 = normrnd( 1, 1e-2, 1, 500000 );
for i = 1 : 1 : 5000
	C2(i) = sum( C0(k2*(i-1)+1 : 1 : k2*i) );
	i = i+1;
end

std_C1 = std(C1)
std_C2 = std(C2)
gain = C1./C2;
avg_gain = mean(gain);
std_gain = std(gain/avg_gain)

Code解析
        ■ C0是由均值=1,σ=0.01的随机变量构成的矩阵
        ■ C1为样本数=5000的矩阵,C1的每个元素皆为任意10个C0元素之和。
        ■ C2为样本数=1000的矩阵,C2的每个元素皆为任意20个C0元素之和。
        ■ C1的理论均值=10,理论标准差=sqrt(10)*σ=0.0316
        ■ C2的理论均值=20,理论标准差=sqrt(20)*σ=0.0447
        ■ C1/C2的理论均值=0.5,理论上的相对标准差=sqrt(1/10+1/20)*σ=0.003873

三、电容失配对CDAC线性度的影响

745fffa84f194b348a3e65af063b5d57.png

理想电容阵列
        ■ CDAC各个电容理想:Ci = 2^i *Cu
        ■ CDAC阵列电容之和:2^N *Cu
        ■ 第 i 位电容对应的VDAC输出:

116e2b1cc4ef432f97ed49f892645349.png


        ■ 总的VDAC输出:

8d0a821fff3c4009baf536e7d2ccab77.png

 实际带Mismatch的电容阵列
        ■ CDAC各个电容存在失配:Ci = 2^i *Cu + σi     ==》 式子中的 σi = sqrt(2^i) *Cu
        ■ 第 i 位电容对应的VDAC输出:

87aae330e4e54a38b026122cdc9bfe98.png


        ■ 总的VDAC输出:

31267a9d29934df1b260e20032dffd1f.png


        ■ VDAC的模拟误差:

ddab67d3117e4f2da042a5fb6f2bff80.png

对DNL的影响:

31267a9d29934df1b260e20032dffd1f.png

最大的DNL发生在 011……1 变为 100…… 0 的时候,即每一个code都发生了跳变。
DNL定义:当前code宽度 - 前一个code宽度 - LSB
DNL = △VDAC(100......0) - △VDAC(011......1) - LSB

45dc2727c3434db29993d001c12872e4.png

 先求 D( σDNL,max ) 方差,再开方得到标准差:

e1d7f76fe74a4850baf71f5f0f342649.png

DNL定量计算公式

结论:单位电容的相对标准偏差直接影响 DNL,max 的标准偏差,所以需要注意DAC中单位电容的匹配度 

例如,给了位数N,给了单位电容相对标准差,就可以计算DNL,max 的标准偏差σ
假设要求 3倍DNL,max 的标准偏差σ(DNL99%落在此区间)为 xxLSB,就可以计算单位电容的相对标准差的要求。

 对INL的影响

VDAC模拟误差表达式:(INL为实际跳变值和理论跳变值求差)

ddab67d3117e4f2da042a5fb6f2bff80.png

 INL的最大值也发生在code = 100......00 处,即 i = N-1 时
此时 INL,max 的 σ 表达式:

3aae254102774dc0bde3207bd8411d48.png

INL,max 的方差:

fe2cbce3c3ff495f89f20fad2f6fbce2.png


得到的INL,max的标准差:

6bfa038d7f1f4cf99e9b68b845f2f7c9.png

四、总结:单位电容的取值

48006d36e6aa459a883e3af52880e459.png

  • 21
    点赞
  • 71
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 5
    评论
SAR ADC(Successive Approximation Register Analog-to-Digital Converter)是一种常见的模数转换器,采用逐次逼近寄存器的方法进行转换。在SAR ADC中,采样时间是指模拟信号在输入采样保持电路中保持的时间长。 不同的采样时间会对SAR ADC的转换结果产生影响,主要有以下几个方面: 1. 分辨率:采样时间会影响SAR ADC的分辨率。较长的采样时间可以提供更多的时间来充分采样和保持模拟信号,从而提高分辨率。较短的采样时间可能导致信号采样不完整或失真,降低分辨率。 2. 功耗:采样时间与ADC的功耗有关。较长的采样时间意味着ADC需要在更长的时间内运行,因此会消耗更多的功耗。较短的采样时间可以降低功耗,但可能会牺牲一定的分辨率。 3. 抖动:采样时间还会对ADC的抖动性能产生影响。抖动是指ADC转换结果的不确定性或波动性。较长的采样时间可以减少抖动,因为它提供了更多的时间来平均输入信号。较短的采样时间可能导致抖动增加,因为采样时间较短时,输入信号的微小变化可能会对结果产生更大的影响。 4. 动态性能:采样时间还与SAR ADC的动态性能相关。较长的采样时间可以提高SAR ADC的动态范围和信噪比(SNR),使其能够更好地处理较高幅和低频信号。较短的采样时间可能导致动态性能下降,特别是对于高幅和高频信号。 因此,在设计中选择适当的采样时间是重要的。需要综合考虑分辨率要求、功耗限制、抖动性能和动态范围等因素,并根据具体应用场景进行权衡和调整。同时,还可以通过合适的模拟前端设计、时钟控制和滤波等技术手段来优化SAR ADC的性能。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小生就看看

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值