DRAM:
读写时,列选择和行选择信号置1即可
SRAM
需要读写时,WL置1,此时M5、M6导通。读很自然,写时:
两者的价格差来源于集成度
ps:
SRAM的读写操作时间不同,个人理解是写比读快;SRAM由于不需要刷新电路,所以访问时间可以和处理器时钟周期接近;
DRAM的刷新是:读取后再次写回(通常是整行刷新);为优化CPU和内存间的接口,添加了时钟,称为SDRAM;DDR(Double Data Rate),在时钟上升沿和下降沿进行数据传输。DDR4-3200 DRAM能够在1.6GHz的工作频率下,每秒进行32亿次的数据传输;为了实现上述的高带宽,需要对DRAM的结构精心组织。交叉地址访问:例如,对于4个bank的结构,只需要一次访问时间,之后以轮转的方式对这4个bank进行访问,这样就获得了4倍的带宽。
详细请看【数电】半导体存储器的分类及原理