![在这里插入图片描述](https://img-blog.csdnimg.cn/f9af5161353a4efa98ffc4209ed9fd64.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBAc3VpZmVuZ18xMjMxMjM=,size_20,color_FFFFFF,t_70,g_se,x_16#pic_center)
建立时间Tsetup:相对于触发信号,先来
保持时间Thold:相对于触发信号,后走
![在这里插入图片描述](https://img-blog.csdnimg.cn/208078d9411d4f998f19c413fa93de78.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBAc3VpZmVuZ18xMjMxMjM=,size_20,color_FFFFFF,t_70,g_se,x_16#pic_center)
tpd 是传输延迟,就是输入信号有效后,到输出信号有效之间的时间差;
tcd 是无效延迟,就是输入信号开始变化,到输出信号开始变化的时间差;
时序电路中的动态特性
![在这里插入图片描述](https://img-blog.csdnimg.cn/e354e7ac5f76421da91d08b94b3f4d23.png#pic_center)
对于第二个触发器的保持时间:上升沿到来时,2个tcd的时间内,reg2的D端依然是上个时钟周期的有效值,故只需2个tcd的和比thold大即可;
时钟频率最高到多少:看t2,上升沿到来时,需要2个tpd,reg2的D端才能拿到有效值,此时需要再经过tsetup,值才能到达reg2的中间值,之后才能来下一个时钟沿