数电
suifeng_123123
这个作者很懒,什么都没留下…
展开
-
【数电】存储器容量的扩展
原创 2022-04-27 15:20:40 · 476 阅读 · 0 评论 -
【数电】半导体存储器的分类及原理
一、ROM1.1 掩膜ROM上图其实是ROM的结构,不只针对于掩膜。其实就是地址译码+访问存储,一个地址对应一个字,假设有N条地址线,M条数据线,那么存储器的容量=字数*位数=2^N * M。ROM的地址译码原理相同,不同类型的ROM只改动了交叉点的器件。1.2 可编程ROM(PROM)熔丝,故一次性编程1.3 可擦除的可编程ROM(EPROM)1.4 电可擦除的可编程ROM(EEPROM)1.5 快闪存储器(Flash Memory)PS...原创 2022-04-27 12:06:10 · 616 阅读 · 0 评论 -
【数电】理解MOS管的Vth(增强型)
其实就是,对NMOS来说,栅极底下是P型半导体,有空穴和B-离子,栅衬之间加电压,电子往栅极底下跑,与空穴复合,此时形成耗尽层(虽然因为B-离子的原因带负电,但无法自由移动);当电压超过Vth,多余电子来到栅极底下,可自由移动,形成沟道。...原创 2022-04-27 10:29:13 · 8905 阅读 · 0 评论 -
【数电】流水线提高数字电路工作频率
最高工作频率取决于流水线中延时最长的一级原创 2022-04-26 21:45:08 · 527 阅读 · 0 评论 -
【数电】计数器的设计(少变多)-并行、串行
原创 2022-04-26 12:21:28 · 1133 阅读 · 0 评论 -
【数电】通过触发器配合时钟信号将窄脉冲展宽
如图左下,若无触发器,异步置零脉冲信号只有6到0的一个tpd,这样的进位输出信号会是很窄的一个脉冲,后级电路可能将其作为冒险给滤掉(但注意此时原电路仍能正常置零);加上触发器,由于是上升沿触发,触发器S’=0,R’=1,此时Q’=0;tpd之后S’=1,R’=1,保持,Q’=0;半个时钟周期后,S’=1,R’=0,Q’=1。也就是说,通过触发器与时钟的配合,将tpd的脉冲信号展宽为了半个时钟周期的信号...原创 2022-04-26 11:52:00 · 1049 阅读 · 0 评论 -
【数电】从电路级别理解DRAM和SRAM
DRAM:读写时,列选择和行选择信号置1即可SRAM需要读写时,WL置1,此时M5、M6导通。读很自然,写时:原创 2022-04-25 22:20:35 · 733 阅读 · 0 评论 -
【数电】时序电路的三个方程:驱动、状态、输出
时序电路可以无输入,组合电路必须有输入原创 2022-04-25 16:04:26 · 9351 阅读 · 1 评论 -
【数电】同步时序电路与异步时序电路
中小规模电路常使用同步,因为设计简单大规模(如现在的芯片),常采用局部同步,整体异步的方式,以减小同步电路下管子同时打开的动态功耗原创 2022-04-25 15:17:56 · 869 阅读 · 0 评论 -
【数电】tcd、tpd、tsetup、thold
建立时间Tsetup:相对于触发信号,先来保持时间Thold:相对于触发信号,后走tpd在图中还没看明白原创 2022-04-25 12:32:26 · 10191 阅读 · 3 评论 -
【数电】边沿触发器
其实前面这两个都是主从结构的边沿触发器,关键就在于:主触发器有效时,传到后面的有效输出其实只是边沿时的输入原创 2022-04-24 17:35:01 · 837 阅读 · 0 评论 -
【数电】主从结构的RS、D、JK触发器比较
理解JK触发器:原创 2022-04-24 15:45:40 · 1922 阅读 · 0 评论 -
【数电】竞争与冒险
竞争:门电路两个输入信号同时向相反的逻辑电平跳变的现象有竞争不一定有冒险,有冒险一定有竞争消除的方法:1.加滤波电容(几十-几百pF)2.加选通脉冲(其实就是等电路稳定了再看输出值)3.修改逻辑设计...原创 2022-04-22 18:26:36 · 885 阅读 · 0 评论 -
【数电】对脉冲触发结构的理解(以SR结构为例)
为何叫脉冲触发?我的理解:以图中的下边沿有效为例,当时钟为1时,主触发器有效,1切为0后,从触发器有效;在时钟为1的过程中,S、R端的状态均对最终的输出有影响,而不仅仅是由1切换到0时的短暂时间有效,所以称为脉冲触发。注意:由理解也可知道:上图右方的表仅可在时钟为1时S、R只有一种输入时可用,否则不可直接用。原因:比如在时钟为1时,S=1,R=0后S=0,R=0,直接查表会认为Q*=Q,而正确结果应为Q*=1。...原创 2022-04-24 12:38:02 · 933 阅读 · 0 评论