数字逻辑之时序电路之触发器总结

数字逻辑之时序电路之触发器总结

R对应Q非一端 S对应Q一端
Q为次态 Q’为现态

一.RS触发器：

输入为R非和S非

输入：0 0 输出： 不确定
输入：0 1 输出： 置0
输入：1 0 输出： 置1
输入：1 1 输出： 保持原态

Q = S+R非Q‘
约束：R非+S非=1

二.RS可控触发器

输入为R 和 S

输入：0 0 输出：保持原态
输入：0 1 输出： 置1
输入：1 0 输出： 置0
输入：1 1 输出： 不确定

三.JK触发器

输入为J和K

输入：0 0 输出： 保持原态
输入：0 1 输出： 置0
输入：1 0 输出： 置1
输入：1 1 输出： 翻转

R=KQ S=JQ非
推出：Q = JQ‘+K非Q‘

四.JK主从触发器

输入为J和K

输入：0 0 输出： 保持原态
输入：0 1 输出： 置0
输入：1 0 输出： 置1
输入：1 1 输出： 翻转

R=KQ S=JQ非
推出：Q = JQ‘+K非Q‘

五.D触发器

输入为D

输入：0 输出：0
输入为1 输出：1

R=D S=D非
Q = D

六.T触发器

输入为T

输入：0 输出：保持原态
输入：1 输出：翻转

总结如下