第五章 触发器--数电（期末复习笔记）

第五章 触发器

重点

1. 触发器的特点，现态和次态的概念．触发器逻辑功能的表示方法。
2. 触发器四种结构形式及其动作特点。
3. 触发器在逻辑功能上的四种主要类型，及其各自的功能特点和逻辑功能表示形式。

5.1 概述

5.11 定义

能够存储１位二值信号的基本单元电路。触发器是构成时序逻辑电路的 基本电路，是联系组合逻辑电路和时序逻辑电路 的桥梁。

5.12 特点

（1）具有两个能自行保持的稳定状态（双稳）表示逻辑状态的‘0’和‘1’
（2）根据不同的输入信号可以置成1或0状态

触发器的现态和次态
现态：Ｑ || 次态：Ｑ*

触发器逻辑功能描述方法
功能表（特性表）、特性方程、状态图、波形图

5.13 触发器分类

1. 按结构可分为
SR锁存器、电平触发的触发器、脉冲触发的触发器、边沿触发触发器

2. 按逻辑功能可分为
SR触发器、JK触发器、 D触发器、T和T′触发器  

5.2 触发器的电路结构与动作特点

5.21 SR锁存器

SR锁存器（又称基本RS触发器）是各种触发器电路中结构形式最简单的一种，同时，它又是许多复杂电路结构触发器的基本组成部分。

或非门构成的SR锁存器特点总结：
1. 触发器新的状态Qn+1（也叫次态）不仅与输入状态有关，而且触发器原来的状态Qn（也叫初态）有关； 
2. 由或非门构成的基本R-S触发器用SD和 RD分别表示 “置1”输入端和“置0”输入端，它们均以高电平作为输入 信号；
3. 由于SD=RD=1时出现非定义的 状态，而 且当 SD 和 RD 同时回到低电平以后触发器的状态难于确 定，因此正常工作时应遵守 SDRD=0 的约束条件，即不 应加以SD=RD=1 的输入信号。

与非门构成的SR锁存器特点：
1. 触发器新的状态Qn+1（也叫次态）不仅与输入状态 有关，而且触发器原来的状态Qn（也叫初态）有关； 
2. 由与非门构成的基本R-S触发器用和分别表示“置1”输入端和“置0”输入端，它们均以低电平作为输入信号；
3. 由于时出现非定义的状态，而且当和同时回到高电平以后触发器的状态 难于确定，因此正常工作时应遵守SDRD=0的约束条件，即不应加以的输入信号。

总结
1. SR锁存器（即基本RS触发器）是由门电路的状态自锁形成存储能力的；
2. 通过设定SD、RD或的值可对SR锁存器直接进行置 位或复位操作；
3. 无论与非门或或非门构成的基本RS触发器，其均需满 足SR=0的约束条件，且其特性方程均为： 

选择题
1. 与非门构成的基本RS触发器，在下列（）情况下可复位
SD(反)=1,RD(反)=1,初态为0

2. 或非门构成的基本RS触发器，在下列()情况处于“0”态（置位）
SD=1, RD=0

3. 下列触发器中，输入信号直接控制输出状态的是()。
基本RS触发器

基本RS触发器的特性方程，它的约束条件为

S*R=0

5.22 脉冲触发的触发器

为了提高触发器工作的可靠性，希望在每个CLK周 期里输出端的状态只改变一次。为此，在同步触发器的基础上又设计出了主从结构的触发器。
主从触发器（ Master-slave Flip-flop ）的结构特点：
◆ 前后由主、从两级触发器级联组成 
◆ 主、从两级触发器的时钟相位相反

主从SR触发器

主从RS触发器由两个同样的同步RS触发器组成，但它 们的时钟信号相位相反。
（1）主从RS-FF的翻转分两步动作：
第一步，在CP=1期间主触发器接收输入S、R的信 号，被置成相应的状态； 
第二步，CP下降沿到来时，从触发器按主触发器的状态翻转，输出端状态的改变发生在CP的下降沿。 
（2）在CP=1的全部时间里，S、R均对主触发器起控制作用，所以必须考虑整个CP=1期间里输入信号的变化过程 才能确定触发器的状态。

主从JK触发器

5.23 边沿触发的触发器

为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达 时刻输入信号的状态。为实现这一设想，人们研制了各种边沿触发器。
 ◆ 维持阻塞正边沿RS触发器 
 ◆ 维持阻塞正边沿D触发器
 ◆ 利用传输延迟时间的负边沿JK触发器
 ◆ 利用CMOS传输门的上边沿D触发器 
 ◆ 利用CMOS传输门的上边沿JK触发器

1. 边沿触发器的共同特点是：触发器的状 态仅取决于CP信号的上升或下降沿到达时的输入的逻辑状态。 
2. 边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。

5.3 触发器的逻辑功能及其描述方法

5.31 不同逻辑功能触发器之间的相互转换

关键：找出被转换触发器的激励条件。
利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程

转换步骤：
（1）写出已有触发器和待求触发器的特性方程。
（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。
（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。
（4）根据转换逻辑画出逻辑电路图。

5.32 触发器电路结构和逻辑功能的关系

同一种逻辑功能的触发器可以用不同的电路结构实现。反过来，用同一种电路结构形式可以作成不同逻辑功能的触发器。

1. 寄存器

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

注释：
    寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

2. 移位寄存器

单向移位寄存器具有以下主要特点：
（1）单向移位寄存器中的数码，在CLK脉冲操作下，可以依次右移或左移。
（2）n位单向移位寄存器可以寄存n位二进制代码。n个CLK脉冲即可完成串行输入工作，  此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CLK脉冲又可实现串行输出操作。
（3）若串行输入端状态为0，则n个CLK脉冲后,寄存器便被清零。

5.33 半导体存储器概述

半导体存储器是一种能存储大量二值信息的半导体器件。

1. 按存储功能分
只读存储器（ROM）
随机存储器（RAM）

2. 按制造工艺分
双极性、MOS型

只读存储器（ROM)

优点：电路结构简单，断电后数据不丢失，具有非易失性。
缺点：只适用于存储固定数据的场合。

随机存储器（RAM)

优点：读、写方便,使用灵活。
缺点：一旦停电所存储的数据将随之丢失（易失性）。