竹子1215-CSDN博客

原创 MPS ZDP 控制方式是在COT基础上做了改良

干扰信号 150mV 10ohm 适用 5v3.3V 输出电压的环路测试。MPS ZDP 控制方式是在COT基础上做了改良，动态测试标准设置在±3%

2024-05-10 15:23:27 97

https://blog.csdn.net/weixin_39939185/article/details/131834694?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522171525736316800211579605%2522%252C%2522scm%2522%253A%252220140713.130102334…%2522%257D&request_id=171525736316800211579605&biz_id=0&utm_

2024-05-09 20:41:40 239 1

原创做电源得有一款合适的仿真工具！Simplis Pspice LTspice TINA-TI

Matlab的缺点在于目前的PowerSystem是基于一般电路元件的模型以及数学模块(例如传递函数)来进行仿真的，与实际元件的参数有差别,仿真的结果与实际电路有一定距离，其结果的参考意义主要体现在电路的总体与系统上。SIMetrix/Simplis是一款用于电力电子高效设计的高性能仿真工具，这款软件也是近些年的后起之秀，尤其在开关电源领域，因其仿真速度快，精度高且环路分析简便等迅速占领了各大电源半导体厂商和系统厂商的市场。不用纠结哪一款才是最好的，自己用得好，用的习惯那就是最好的。

2024-05-09 20:14:17 956 1

原创差分逻辑电平——LVDS、CML、LVPECL、HCSL互连

https://blog.csdn.net/weixin_45365488/article/details/135659566

2024-04-30 12:00:37 65

原创差分技术：LVDS、MLVDS、CML、LVPECL的区别与应用场景

差分技术：LVDS、MLVDS、CML、LVPECL的区别与应用场景。

2024-04-30 10:55:33 76

转载电平接口规范学习2-LVDS

LVDS ：低电压差分信号（Low-Voltage Differential Signaling）是美国国家半导体（National Semiconductor, NS）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据（采用CMOS 工艺的低电压差分信号器件），实现点对点（或则点对多：M-LVDS）的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及PCB内的通信链路。

2024-04-29 11:57:26 82

转载接口电平规范学习1：HCSL/LPHCSL逻辑电平

HCSL：高速电流控制逻辑（High-speed Current Steering Logic），用于PCIe2.0电气规范中定义对RefClk时钟所定义的标准；PCIe时钟采用HCSL这个电平标准使RC（CPU）侧与EP（子卡）侧时钟，在不同生产厂家之间能够保持电平兼容。

2024-04-29 10:13:05 371

原创 DDR4学习3-DDR4测试报告第三部分

DRAM 写入中最重要的，不能违反的时序参数是 tDQSS，表示数据有效信号 DQS 与时钟信号 CK 的相对位置。tDQSS 必须在协议规定的 tDQSS(MIN) 和 tDQSS(MAX) 之间。如果 tDQSS 超出规定的限制，那么可能会写入错误的数据。

2024-04-18 20:33:01 159 1

原创 DDR4学习2-DDR4 测试报告第二部分

命令信号的波形和时序参数：需要测试/RAS，/CAS，/WE，/CS的信号品质，如Vmax（最大电压值），Vmin（最小电压值），Slew Rate（斜率），Ringback（回沟）等；测试相对于时钟边沿的建立时间和保持时间时，需要注意参考电平的位置和最差情况波形的捕获。Addr/Cmd Bus意思是地址/命令总线，都是时钟的上升沿有效，其中命令由：/CS（片选），/RAS， /CAS，/WE（写使能）决定，比如：“读”命令为：LHLH，“写”命令为：LHLL等。

2024-04-17 17:14:56 356

原创 DDR4学习1-DDR4 测试报告第一部分

刷新命令用于DDR4 SDRAM正常操作时发送，这命令发送过后，并不是持续地刷新，而是刷新一段时间后停止刷新，所以需要在每次需要刷新的时候发送该命令。在1x刷新模式，可以提前发送最多8个额外的刷新命令，对于2x模式和4x模式，分别可以提前放16个和32个刷新命令。提前发送的每一个刷新命令都可以减少后续需要的常规刷新命令的数量，也就是说提前发送了刷新命令，就可以不再发送此命令了。在1x的刷新模式下，可以推迟最多8个刷新命令，在2x刷新模式下，可推迟最多16个刷新命令，在4x刷新模式下可推迟32个刷新命令。

2024-04-16 16:12:21 489

原创 PCIe学习3：PCIe 均衡技术介绍（逻辑物理篇）-read1

假设一个系统有一个endpoint device（可以是一个显卡），和root complex（我们可以认为是一个x86计算机）相连接，up就是朝向root的方向，down是远离root的方向，所以在我们这个例子当中，root complex就是upstream device，因为你无法找到比root complex更加接近root的设备了。一个DLLP的大小是固定的，为6Bytes，第一个Byte为DLLP Type，第二到四个Bytes是与DLLP类型相关的属性参数，最后两个Bytes是CRC区域。

2024-04-08 17:26:48 865 1

weixin_44826626的博客