ZYNQ7000学习笔记（十三） PL和PS协同设计实现对OLED的控制

视频十三：PL和PS协同设计实现对OLED的控制

（这个视频前面都有相同的步骤 我只记录重点的部分）

→1.新建一个OLED（这个就是板子上的那个小的液晶屏幕） ip 通过axi总线控制：

→电路图：

（时序图：只有写操作，）时序图与电路图对应看
→写程序：output OLED_DC,OLED_RES,OLED_SCLK,OLED_SDIN,OLED_VBAT,OLED_VDD,（在底层和顶层都需要写，不然会出现找不到引脚的现象）

→assign{OLED_DC,OLED_RES,OLED_SCLK,OLED_SDIN,OLED_VBAT,OLED_VDD}=slv_reg0[5:0];

→在顶层写：
（这个就是上面我说到的写两次的）output OLED_DC,OLED_RES,OLED_SCLK,OLED_SDIN,OLED_VBAT,OLED_VDD,
→往下滑鼠标
.OLED_DC(OLED_DC), //括号里的相同的为引出来的线，前面的为他的名称；
.OLED_RES(OLED_RES),
.OLED_SCLK(OLED_SCLK),
.OLED_SDIN(OLED_SDIN),
.OLED_VBAT(OLED_VBAT),
.OLED_VDD(OLED_VDD),

→2.查看是否报错：

→3.没有错误之后把ip打包：package ip

→4.然后更新ip核（把原来的删除，重新添加） 就得到了这样的一个ip核

→增加zynq ip核 点击下面来个自动配置系统设置和自动布线

对下面进行Ctrl+t

→生成hdl wrapper→怎加约束文件→生成比特流文件；
→export hardware →launch sdk
→在sdk里面进行软件编译：→新建一个hello word项目

→在视频13目录下的src里的三个文件拷贝靠sdk/src

修改地址：

注意：它会报错把extern int usleep(wnsigned int useconds);注释掉就行了

→program FPGA
→下载调试

调试结果：