weixin_44973391的博客

1.什么是有限状态机？有限状态机（Finite State Machine,FSM),有时候也简称状态机，它是一种数学模型，通常用来设计电脑程序或者时序电路。它被构思为一个抽象的机器，并且在某个时刻只能处于一个有限的数字代表之下。组成元素：输入、输出、状态、状态转移条件；描述方式：状态转移图、状态转移表、HDL描述分类：按照输出的产生方式，可以将状态机分为两类：Moore:时序逻辑的输...

0.引言分频器是指输出信号频率为输入信号频率整数分支一的电子电路，在许多的电子设备中需要各种不同的信号协同工作，例如电子钟，频率合成器，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到多需要的各种频率成分，分频器是一种主要的变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器渐渐取代了正弦分频器。下面以Verilog HDL为基础介绍占空比为50%的分频器。1.偶分...

一、安装时，文件夹不能包含中文名，否则报错修改建议：文件夹名一律用英文。二、在综合时出现如下错误verilog文件（.v）里的模块名和顶层实体名(一般就是.v文件的文件名)不一致。修改意见：将两者改为一致即可。...

第16章 复杂时序逻辑电路设计实践1.什么是同步状态机？答：所有的触发器的时钟端都连接在一个共同的时钟信号上，所以状态的改变只可能发生在时钟的跳变沿上。2.设计有限同步状态机的一般步骤是什么？答：（1）逻辑抽像，得出状态转换图；（2）状态简化；（3）状态分配；（4）选定触发器的类型并求出状态方程、驱动方程和输出方程；（5）按照方程得出逻辑图。3.为什么说把具体问题抽像成嵌套的状态...

第18章 虚拟器件/接口、IP和基于平台的设计方法及其在大型数字系统设计中的作用1.为什么要设计虚拟模块？答：为确保复杂系统设计能赶上瞬息万变的市场变化和逻辑设计的精确，并提高一次流片的成功率，以降低设计和制造成本。2.虚拟模块有几种类型?答：2种，设计IP和验证IP.3.为什么在ASIC设计中要尽量利用商业化的虚拟模块和IP技术？答：因为对商业化的虚拟模块有着严格的要求，不但要求在系...