AMBA-CHI学习指引-1.AMBA协议簇介绍

AMBA-CHI学习指引

2023-01-30 轰隆隆雷 我的一半青春可都用来看韩剧了啊
AMBA协议簇是ARM公司的，全部资料都可以直接在其官网找到。

工作中常接触并了解到AXI和APB，AHB等协议，用起来感觉也是相似的，但是CHI确实没有什么概念，也比较感兴趣，打算记录一下学习过程。学习AMBA协议簇的其中一个，自己感觉了解这个家族的发展会好一些，所以先找了AMBA协议簇简介来看。
https://aijishu.com/l/1110000000109557

简介主要从AMBA协议簇介绍、协议简介、复杂案例学习和其他支持来展开分。

AMBA协议簇介绍

发展历史：时间、为什么出现、改进、速度

ahb，单边时钟，地址和一个后续的数据组成事务，并且master通过一个mux来控制slave，一对多，64/128bit；

axi3，atb：针对高性能、高时钟频率，高速亚微米互连high-speed sub-micrometer interconnect；

ACE：通过附加信号引入了系统范围的一致性，从而对AXI进行了扩展；这允许了多个处理器共享内存，并可启用类似ARM的big.LITTLE处理之类的技术；

ACE-Lite：可实现单向一致性，例如一个网络接口可从完全一致的ACE处理器的缓存中读取数据；

AXI4-Stream：适用于从master到手拉车的单向数据传输，点到点，可降低信号路由开销，适合FPGA间的信号传输；

CHI：一致性集线器接口规范；重新设计的高速传输层核功能，专门用于减少阻塞；

AHB5-lite：对ARMv8-M的补充 ，可扩展从处理器到系统的trustZone安全基础；

ATP：2019年推出

总线接口性能：

性能体现在两个主要特征：带宽和延时；

bandwidth：rate of data across interfaces;

在同步系统中，最大带宽受时钟速度与数据总线宽度之乘积的限制；

latency：delay between tart and end of transaction.

但在基于burst事务的系统中，延迟通常是指完成第一次传输而不是突发事务，具体取决于系统的重要性

接口的效率取决于它以零延迟获得的最大带宽的程度

特点

inhouse：内部协议

层定义和互连拓扑

这部分目前还不是很理解
不要只关注细节，还可以站得更高，关注层级

为什么要做这样的区分？不同组成部分的关注点不同，例如master读写外部内存，需要描述读写操作，memory访问的细节等，但是interconnect部分却不关心访问的细节，而是关注从哪来到哪去；Network和link layer不关注访问的细节，关注的就是需要打包协议层定义的内容，正确送走；
要明确所讨论问题的层次，再去理解。
DTI和LTI协议，根SMU架构相关，主要定义协议层，链路层通过AXI4_Stream去做的；AXI4_Stream就是链路层的东西，valid、ready握手的定义和id、data的定义

cross bar：直接，但是线麻烦，虽然latency小了，cycle数比较小，但是拥塞高，频率跑不高，绝对latency也不一定高
Ring：拥塞不厉害，但cycle数大；扩展性较好
Mesh：难度较大，但是scalable好，好扩展，可做的规模也大，先横后竖，但是没考虑traffic的情况，如果考虑了这个，会更复杂；
拓扑结构是一方面，怎么放到FPGA上还是重点，怎么去摆放

协议简介

AMBA2 AHB

读写通道在一起，max brust=1，对读写速度有限制
好处，有pipeline
AMBA2-5还有升级

AMBA3 AXI

AMBA4 ACE

属于是AXI的超集，大小核设计
最大的特点：支持hardware coherence，监听：snoop
好处？例子

AMBA5 CHI

明确区分了协议层和link层
cache coherence
与ACE的区别在上图other features的credit，协议层和链路层都有

AMBA4 LPI

方便控制clock和port，页数不多，但是应用很广
Q：大部分控制clock 关断
P：四态握手，多一个pstate，描述状态变化

复杂案例

死锁-AXI ordering

1. dw和aw一定要顺序一样
2. 相同id一定要相同顺序
   

总之，锁住了
多个基于cross bar 的AXI3 的总线interconnect的时候可能会出现的问题

: Hardware Coherent – Cacheline state

dirty：就是cache中存的信息比下一级的更新一些，责任：当要求更新时，要同时更新下一级的memory的信息

从master看：跟谁分享，所要访问的东西被谁共享

接下里用到的

CPU设计之Cache – 一致性初探 (qq.com)[https://mp.weixin.qq.com/s?__biz=MzU0MTE1OTU0NA==&mid=2247483763&idx=1&sn=fff28d89ee7a20111a7a2d8674a314b6&chksm=fb2f7864cc58f172ec7bb815e2b52cfd8a5ae24d06a9492bf953e186fbdb87c5aa963c3e997e&scene=21#wechat_redirect]

ARM系列 – ACE（一） - 极术社区 - 连接开发者与智能计算生态 (aijishu.com)

ARM系列 – CHI（一） (qq.com)[https://mp.weixin.qq.com/s?__biz=MzU0MTE1OTU0NA==&mid=2247484213&idx=1&sn=10a1d02795d78479cc002e053d817d3e&scene=21#wechat_redirect]

AMBA CHI知识分享专题 - 极术社区 - 连接开发者与智能计算生态 (aijishu.com)