SPI 总线驱动

目录

一、SPI 总线概念

二、SPI 驱动

三、SPI 数据同步

---

一、SPI 总线概念

1、SPI 构成

SPI总线由四根线组成（MISO、MOSI、SCLK、CS）

MISO：Master Input Slave Output-----主收从发

MOSI：Master Output Slave Input-----主发从收

SCLK：时钟信号由主设备产生

CS：片选信号，从设备的使能信号，主设备控制

2、SPI 工作模式

         SPI有四种通信模式，即通信双方需要在同一种通信模式下工作，由CPOL（时钟极性）和CPHA（时钟相位）来控制工作模式。

CPOL:用来配置 SCLK 的电平出于哪种状态时是空闲态或有效态;

CPHA:用来配置数据采样是在第几个边沿;

CPOL=0，表示当 SCLK=0 时处于空闲态，所以有效状态就是 SCLK 处于高电平时；
CPOL=1，表示当 SCLK=1 时处于空闲态，所以有效状态就是 SCLK 处于低电平时;
CPHA=0，表示数据采样是在第 1 个边沿，数据发送在第 2 个边沿；
CPHA=1，表示数据采样是在第 2 个边沿，数据发送在第 1 个边沿;

模式（Mode）	CPOL	CPHA	说明
0	0	0	此时空闲态时，SCLK 处于低电平，数据采样是在第 1 个边沿，也就是 SCLK 由低电平到高电平的跳变，所以数据采样是在上升沿，数据发送是在下降沿
1	0	1	此时空闲态时，SCLK 处于低电平，数据发送是在第 1 个边沿，也就是 SCLK 由低电平到高电平的跳变，所以数据采样是在下降沿，数据发送是在上升沿
2	1	0	此时空闲态时，SCLK 处于高电平，数据采集是在第 1 个边沿，也就是 SCLK 由高电平到低电平的跳变，所以数据采集是在下降沿，数据发送是在上升沿
3	1	1	此时空闲态时，SCLK 处于高电平，数据发送是在第 1 个边沿，也就是 SCLK 由高电平到低电平的跳变，所以数据采集是在上升沿，数据发送是在下降沿

四种