数字IC前端设计基础
数字IC
Jealky
流界。
展开
-
cds_linebuffer
cds原创 2022-08-29 22:55:59 · 161 阅读 · 1 评论 -
always@(敏感列表)
敏感列表不完整:会造成不同的仿真和综合结果,因此需要保证敏感信号的完备性分支语句不完整:将生成锁存器原创 2022-03-08 21:34:47 · 1408 阅读 · 0 评论 -
竞争-冒险(组合逻辑)
竞争-冒险:各信号到达目标位置的时延不一样,两输入信号向相反方向跳变时引起的电路错误解决办法:1.使用滤波电容2.增加冗余项3.使用格雷码4.使用同步电路4原创 2022-03-02 16:44:01 · 172 阅读 · 0 评论 -
数字芯片流程
前端流程一`需求分析二`功能架构设计处理器架构:ARM RISC-V总线接口:AHB APB AXI软硬件功能划分三`RTL编码VIM四`功能仿真VCS modelsim五`逻辑综合Design Compiler(DC)六`静态时序分析Prime Time(PT)七`形式验证Formality后端流程一`D...原创 2022-03-02 14:21:49 · 109 阅读 · 0 评论 -
MUX实现逻辑功能(反相器/与门/或门/与非门/或非门/异或门/同或门)
原创 2022-02-28 21:58:38 · 6190 阅读 · 2 评论 -
MOS逻辑门(反相器/与门/或门/或非门/与非门)
原创 2022-02-28 21:12:23 · 4322 阅读 · 2 评论