硬件设计
项目创建
详见:
FPGA入门项目创建部分
Qsys系统设计
1.点击Tools->Platform Designer(有些可直接点击Qsys)
2.启动后,点击file->save保存文件,文件名随意(尽量不要用中文)
3.双击clk_0,对clock进行时钟设置,设置为50M
4.添加CPU和外围器件
从 PD 的元件池中选择以下元件加入到当前设计的系统中:
Nios II 32-bit CPU、jtag uart、片上存储器、PIO、system ID
- 添加Nios II 32-bit CPU
a. 在“component library”标签栏中找到“Nios II Processor”后点击 Add
b.在 Nios Core 栏中选择 Nios II/f 选项,其他保持默认选项
c.在”Caches and Memory Interfaces”标签栏中保持默认设置(Instruction Cache 选择4Kbytes)
d.在”Advanced Features”标签栏中保持默认设置
e.在”MMU and MPU Settings”标签栏中保持默认设置
f.在”JTAG Debug Module”标签栏中保持默认设置(注意勾选 Include JTAG Debug)
g.点击 Finish 回到 PD 界面
h.将 nios2_qsys_0 重命名为 cpu,右键点击选中”Rename”即可重新命名
i.将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连
注意:对模块命名要遵循以下规则:
⚫ 名字最前面应该使用英文;
⚫ 能使用的字符只有英文字母、数字和下划线“”;
⚫ 不能连续使用“”符号,在名字的最后也不能使用“_”。
- 添加 jtag uart 接口
jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件,通过 内嵌在 Intel FPGA 内部的 JTAG电路,可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。
a. 从”Component Library”标签栏中的查找窗口输入 jtag 找到”JTAG UART ”,点击 Add。
b. 在 JTAG UART-jtag-uart_0 的设置向导中保持默认选项,点击 Finish。
c. 返回”System Contents”标签栏可以看到新加入的”JTAG UART”核。在”Name”列中将 jtag-uart_0 重命名为 jtag-uart。
d. 进行 clk、reset 以及 master-slave 的连线。
e. 进行中断 irq 连线。
-
添加片上存储器 On-Chip Memory(RAM)核
a. 从”Component Library”标签栏中的查找窗口输入 On Chip 找到”On-ChipMemory(RAM or ROM