【安路科技FPGA软件TangDynasty】避坑总结和心得

前面的话

作为为数不多的几个“纯国产化”的FPGA芯片，安路科技的FPGA芯片在军工领域有着很大的号召力。平心而论，安路科技的FPGA只能说够用，在速度越来越快资源越来越丰富的FPGA领域，真正干大活，还得是别家，甚至很多场景下只能用xilinx家或者altera的，哦不，是AMD和INTEL家的。
本文主要总结一下在使用安路FPGA以及安路TD软件这些年来踩过的坑、那些反直觉的使用体验以及一些设计心得。//关于和vivado、quartus等软件的共性的设计要求规范不再多言
（本人潜水多年，今日以浅浅心得回馈社区，望诸位同行也能多原创些有用的干货）

一，激活

安路TD使用了多年，从TD的4点几版本，一直到5点几版本，每隔大概半年license就会失效一次，然后去安路官网下载license重新激活。
作为一次买几百片的用户，我也不知道是不是用量太小没能拿到长期的license，就咱也不敢问。总之部门里经常有人长期没用安路TD，猛的一打开脱口就是一句 “我次奥”，由于大家用的是不能联网的内部电脑，想搞一个license需要先找台个人笔记本、联网、登官网、下载、然后按照保密要求导入，等激活成功了半天时间没了。
**这里需要提一句，有的时候，官网找不到license，需要找他们的技术人员要。**好好好，搞私域流量这套是吧。

二，下载器识别问题

关于下载器的使用，以及驱动的安装，可以在安路TD的help文档里看到。
但是如果识别不出来呢？这里建议卸载掉你安装的驱动，然后重装。
我还碰到过一种情况，开启了某些国企央企特供的杀毒软件后，会识别不出来，关闭杀毒软件再刷新下载界面才会识别出来。

三，开双屏会无法弹出引脚分配弹窗

这年头，没两个屏幕那还算设计师吗。
但是安路TD在开了两个屏幕之后会有小BUG，任何FPGA设计软件在引脚分配（也可以叫 IO约束）的时候，都是弹出引脚分配弹窗（写引脚约束文件的除外）。但是安路TD此时会无法弹出。
解决办法就是，在引脚分配的时候，拔掉另一个屏幕的连接线。

四，新版本TD打开旧版本TD汉字会乱码

需要在edit里选择编码方式，原先是u-unit8，我改成system就好了

五，安路TD繁琐的仿真流程

怎么说呢，安路的TD助手上是有写仿真流程的，看到那一串流程的人无不感叹真费劲啊。
主要流程就是把设计文件导出到modelsim里进行仿真，换句话说安路TD没有自带的仿真器。
安路TD有一个simulation选项，只是为了生成一个文件给modelsim等第三方文件进行仿真，使用中还得一顿设置。
生成的文件名称一般是：工程名_sim.do
目前这么多FPGA设计软件里，比安路TD仿真流程更繁琐的，只有加了ip时的安路TD的仿真流程。

六，下载程序时，默认下载上次使用的bit文件

TD会将上次工程中下载的bit放在下载区里，一不留神就会下载错。
所以在下载bit的时候一定要重新选择一次bit文件，否则在出现错误现象的时候可真是束手无策。
还有一点！编译的时候，要记得手动进行保存，TD不会先帮你保存再编译的（这点和quartus等软件使用体验不一样），反正就是没事就CTRL S一下。后期新版本TD使用的时候似乎没有这个问题了，可能是修复了也可能是我习惯了。。。

写在后面的话

安路的片子敢拍胸脯说自己纯国产，冲这一点，我就会用它。（洋装虽然穿在身，我的心，依然是中国心…）
安路TD这款软件在快速迭代，可使用的IP也不断增加，以上的这些问题可能会慢慢完善。希望有一天TD能成为主流的FPGA设计软件。