- 博客(33)
- 收藏
- 关注
RSS订阅原创 高速信号—NRZ、PAM4调制技术
了解调制技术需要引出“码元”的概念。一个码元就是一个脉冲信号，即一个最小信号周期内的信号。我们都能够理解，最简单的电路，以高电平代表“1”，低电平代表“0”。一个代表“1“或“0“的信号，就是一个码元。信号可以传递信息主要是因为信号有频率，振幅，相位，波长，周期，其中频率/波长/周期三者有相关性，因此可以认为，频率、相位、振幅使信号可以传递信息，其中最常见的是振幅（电平）。所以，有没有可能让一个码元/脉冲信号携带的信息量是2或是4bit呢？答案是肯定的。
2024-05-17 09:27:01
772
原创 通信接口——时钟和信号
在SerDes流行之前,芯片之间的互联通过或者的并行接口传输数据。图1演示了系统和源同步并行接口。随着接口频率的提高，在系统同步接口方式中, 有几个因素限制了有效数据窗口宽度的继续增加。a)、时钟到达两个芯片的传播延时不相等(clock skew)b)、并行数据各个bit的传播延时不相等(data skew)c)、时钟的传播延时和数据的传播延时不一致(skew between data and clock)
2024-04-29 11:21:23
1279
原创 交流耦合和直流耦合
我们采集到的信号总不会是理想波形，例如，在采集交流信号的时候，可能会混入直流分量，而在采集直流信号的时候，也有可能混入交流分量，所以一个待测信号包含交流和直流两部分。耦合是指两个不同介质中通过物理连接时进行的能量传递。
2024-04-02 16:41:04
1539
1
原创 差分逻辑电平——SSTL、HSTL、HSUL结构
如上图所示，可以看出POD电平的输出电路和SSTL电平并没有差别，差别仅仅在于POD和SSTL电平的所采用的终端端接方式（ODT）和Vref不同。——我们在实际设计中看到的是，如果VREF和VTT都用分立电阻来搭，那么VREF用1K±1%分压至(1/2) *VDDQ，而VTT则用Rp分压至(1/2) *VDDQ；驱动端输出低电平时，POD由于上拉电压高，功耗稍大于SSTL，正因此，DDR4多了一个DBI功能，即数据总线翻转，当一个字节里0的位数大于1的位数时，可以将0和1反转，以降低功耗。
2024-03-22 09:41:58
1442
原创 差分逻辑电平——LVDS、CML、LVPECL、HCSL互连
首先了解差分逻辑电平结构，也包括单端逻辑电平常见的逻辑电平_常用的逻辑电平-CSDN博客注：ECL >> PECL >> LVPECL演变而来；QDR（Quad Data Rate):四倍数据倍率本文章只涉及差分逻辑电平:LVDS 、LVPECL、CML （高速）(最常用）在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换为其他类型的差分逻辑，来衰减摆幅电平并重新偏置共模输入接收器。
2024-03-12 11:43:54
3533
原创 常用MII接口详解
MII接口作为板内走线的接口，达到25MHz速率还是比较简单的，制约以太网传输跑10M的原因为网线质量、传输长度等限制。以BCM5241 PHY为例，这就是一个百兆PHY，在DS文档中可以看到pin信号定义。因为RX部分信号要兼做配置信号，一开始可能注意不到，但TX部分信号很明显，除了PHY时钟是输出，其它TX信号是输入。细看RX部分信号，时钟为输出，其它RX信号也为输出。为什么这里TX会是输入，RX会是输出？因为MII接口定义的TX、RX是以MAC角度来的。
2024-03-06 19:44:48
2080
原创 硬件工程师必备单位换算/公式
① mm： 板厚，板尺寸 ，半固化片厚度，焊环宽度② um： 镀铜厚，孔壁铜厚 ， 金镍厚③ OZ： 表面铜厚，铜箔厚度④ inch：板尺寸（大料）⑤ mil： 线宽、线距 ，焊环宽， 孔壁铜厚⑥ μ〃：表面涂覆层厚度（金厚，镍厚 ，银厚 等）位（bit）、字节（byte）、千字节（KB）、兆字节（MB）、千兆字节（吉字节）（GB）、太字节（TB）， 每个单位都是前一个单位的1024倍。1字节(Byte) = 8位(bit)
2024-02-27 12:29:59
319
原创 PMBus ＜ SMBus ＜ I2C 关系解析
SMBus 全称 System Management Bus，即系统管理总线。SMBUS 是一种基于I2C而扩展出来的协议，是 I2C 协议的一个子集。但SMBus 要求更严格，规 定了更多细节与规范。有一些更为复杂的操作，但是原理都还是基于I2C的。SMBus 也被用来连接各种设备，包括电源相关设备，系统传感器，EEPROM 通讯设备等等。SMBus 为系统和电源管理这样的任务提供了一条控制总线，使用 SMBus 的系统，设备之间发送 和接收消息都是通过 SMBus，而不是使用单独的控制线，这
2024-02-18 15:01:45
1742
原创 PCIE 参考时钟架构
首先先看下PCIE架构组件：下图中主要包括了CPU（ROOT COMPLEX），PCIE SWITCH，BUFFER以及一些PCIE ENDPOINT；而且可知各个器件的时钟来源都是由100MHz经过Buffer后提供。接着上图的架构，我们来简单看下PCIE时钟的三种架构：Common Clock Architecture：所有设备的参考时钟分布必须匹配到15英寸以内在系统板上。在接收端数据和时钟之间的传输延迟增量必须要小于等于12ns。通常允许PCIE卡上的时钟线长不大于4inch。
2024-02-05 16:55:37
2388
原创 DDR DIMM的PCB设计详解
对于点对多点的连接，如DIMM条或分立内存bank，放置在负载端，靠近第一个DIMM插座；5、 VTT高频滤波：每个端接排阻至少需要1个低ESL电容或2个标准滤波电容，每个VTT岛链末端至少需要2个47uf的滤波电容；4、 VTT岛链宽度至少保证150mil，靠近最后的DIMM插座或分立内存bank放置（小于1inch）；建议DDR信号布线顺序：电源（包括VTT岛链及端接电阻，VREF），数据，地址/命令，控制，时钟，反馈。7、 如果布局允许，将 VTT发生器放置在VTT岛链的中间或尽可能靠近岛链的末端；
2024-01-31 09:32:41
1086
原创 DDR硬件设计详解
二、走线拓扑所有信号组，除了数据组外，全部用Fly by结构3、端接匹配端接电阻摆放在末端。时钟comp电容摆放在源端。4、等长原则注意：①.DQSP和DQSN要在同一层进行布线，DQSP/DQSN差分信号和它同一组的数据信号要在同一层进行布线②.差分时钟信号线要在在同一层进行布线5、参考平面地址线与控制线在条件允许情况下，建议以1V5电源为参考。实际设计时参考datasheet。6、
2024-01-22 09:50:44
1611
原创 PCB设计——基本结构
印刷电路板（PCB）是电气系统，其电气特性与安装在其上的分立元件和器件一样复杂。PCB设计者需要对PCB的许多方面都有完全的控制权；然而，当前的技术对其几何结构和由此产生的电性能施加了限制和限制。
2024-01-14 11:17:08
2297
原创 以太网传输硬件设计大全
1.网线的介绍RJ45由插头和插做组成，也就是我们常说的网口和网线。RJ45 网线插头又称水晶头，共有八芯做成。RJ45网络传输线分为直通线、交叉线和全反线。直通线用于异种网络设备之间的互连，例如，计算机与交换机。交叉线用于同种网络设备之间的互连，例如，计算机与计算机。全反线用于超级终端与网络设备的控制物理接口之间的连接。下面将介绍一下各线的作用和区别。1.直通线：又叫正线或标准线，两端采用568B做线标准，注意两端都是同样的线序且一一对应。直通线是应用最广泛，现在最常用的线。
2024-01-09 10:12:38
1387
原创 SerDes 基础详解
SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇从一个SerDes用户的角度来理解SerDes技术。
2023-12-29 09:37:37
2052
原创 驱动电路、驱动能力详解（一）
在使用数字集成电路时，拉电流输出和灌电流输出是一个很重要的概念，例如在使用反相器作输出显示时，左图是拉电流，即当输出端为高电平时才符合发光二极管正向连接的要求，但这种拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5-10mA)。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，在低频（< 1MHz）的工作条件下，如不考虑速度，CMOS电路的扇出数可以达到50以上的输入端。
2023-12-19 17:00:18
3402
1
原创 PCB设计——电源平面设计
常用信号线宽与过孔为以下内容:1）8/8mil，过孔选择12mil（0.3mm）。2）6/6mil，过孔选择12mil（0.3mm）。3）4/4mil，过孔选择8mil（0.2mm）。4）3.5/3.5mil，过孔选择8mil（0.2mm）。5）3.5/3.5mil，过孔选择4mil（0.1mm，激光打孔）。6）2/2mil，过孔选择4mil（0.1mm，激光打孔）。参考过孔：内径12mil、外径20mil参考内径20mil、外径30mil。
2023-12-12 11:14:13
2305
原创 调试电源启动问题Debug power
当调试电源问题时，最明显的错误会耗费大量的时间。在电源首次上电之前，最好是对电路板进行一下目视检查。设计人员必需查实安装了正确的部件、检查缺失的部件、查验所有的焊接点并检验部件焊接朝向的正确与否。再次确认表面贴装型电阻器和电容器在装配中未被调换，而且正方形的 IC 没有被旋转 90° 或 180°。如果您没有做目视检查，而电路板在接通时发生了故障， 那么这正是找出和更换受损部件并对电路板的其余部分进行检查的好时机。一旦完成了目视检查和器件更换，下一步要做的事情就是检查输入电缆是否正确地连接。
2023-12-08 10:46:17
77
原创 LPC 和 eSPI介绍
LPC总线，原名叫即精简引脚总线，由Intel在1998年引入PC产品，相较于ISA总线，LPC 引脚少，速度快。BIOS串口并口PS/2的键盘和鼠标软盘控制器，比较新的设备有可信平台模块。LPC总线通常和主板上的南桥物理相连，南桥在IBM PC AT平台上通常连接了一系列的“老旧”设备， LPC总线最大的优点是只需要7个信号，在拥挤的现代主板上是很容易布局的随着超大规模集成电路的不断发展，芯片的功能也愈发集中，在电子产品的系统中 “各司其职”。在一个电子产品的硬件。
2023-12-05 10:00:25
2382
2
原创 什么是输入阻抗 / 输出阻抗？
输出阻抗分析：一个理想的电流源，输出阻抗应该是无穷大，但实际的电路是不可能的，常用一 个理想电流源并联一个等效内阻r代替实际的电流源，电流源输出恒定电流I，一部 分I_r 消耗在内阻r上，剩余的电流I_R消耗在负载R上，由于负载功率 P=（I_R）^2 *R,输出阻抗r越大, I_R越大，驱动负载的能力越大。
2023-11-27 15:58:10
2025
1
原创 有哪些存储器种类，有何区别？
NAND Flash 需要通过专门的 NFI（NAND Flash Interface）与 Host 端进行通信，如下图所示：根据每个存储单元内存储比特个数的不同，NAND闪存的常见类型有SLC、MLC、TLC 和QLC等。现在主要有四种闪存芯片类型：单级单元（SLC）、多级单元（MLC）、动作单元（TLC）和四级单元QLC（QLC）。
2023-11-13 20:15:40
1562
1
原创 “地”都有哪些，如何接地？
“地”是电子技术中一个很重要的概念。由于“地”的分类与作用有多种， 容易混淆,故总结一下“地”的概念。“接地”有设备内部的信号接地和设备接大地，两者概念不同，目的也不同。“地”的经典定义是“作为电路或系统基准的等电位点或平面”。 做硬件设计时，我们经常会接触到诸如“模拟地”、“数字地”、”参考地”、”电源地”、“保护地”、“大地”、“浮地”等各种“地”，这些地有什么区别，又有什么联系，下面我们一起来研究一下电子系统中的各种“地”。
2023-11-07 20:02:16
2136
1
原创 以太网标准和MII接口简介
其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。背板以太网是兼容光口以太网的。这些功能是可以关闭的。
2023-10-27 14:30:00
4516
3
原创 PoE供电技术简介
根据以太网数据传输速率，以太网设备有10/100BASE-T设备和1000BASE-T设备两种类型。根据PoE供电的接线方式，有“Alternative A(1&2,3&6)数据引脚供电方式（通常是1&2为负极，3&6为正极）”，“Alternative B(4&5,7&8)空闲引脚供电方式（通常是4&5为正极，7&8为负极）”，或者同时兼容Alternative A和Alternative B（Power over HDBaseT，PoH标准即采用这种方式），共三种方式。
2023-10-24 15:46:17
2600
原创 TekTronix 高速信号完整性基础以及测试方法分析
如果信号速率比较高，则CTLE与FFE都无法满足要求，尤其是大于10G，比如USB3.1Gen2 10Gbps，PCIe4.0 16Gbps，这些场合都会采用DFE均衡，DFE的优点是，它既可以识别当前比特，并且可以判决前面的n个比特（Tap的阶数越高，看到的前面的比特数越多），根据前面比特的变化来计算出要处理当前比特所要变化的幅度，来补偿由于前面比特变化所引起的信号幅度的变化。10G以下，一般都不太关心这个串扰，高于10G的信号，会发现相互之间的串扰越来越明显，已经成为引起误码的重要的原因之一。
2023-10-08 10:34:13
603
1
原创 电容电压、电感电流不能突变
最直接的原因是，充电过程中电容两端的电压随着极板上电荷的增长而升高，而这个电压的极性与充电电源的电压极性是相反的，它起到了阻止电流的作用。刚刚闭合电路，电容器还没有充电，他的两个极板是等电位的，它此时对电流没有阻碍作用，因此相当于短路，（注意：这里说的是电容器对电流没有阻碍作用，不是整个电路对电流没有阻碍作用）因为电容两端的电压与电容中的电量成正比。电感中能量是电流的函数,电容中能量是电压的函数,所以造成电感的电流不能突变,电容电压不能突变，不能突变不是不能改变,只是在环路的一瞬间,不变.时间久了,会变。
2023-09-26 15:24:13
1778
原创 最全滤波器电路详解
滤波器在功率和音频电子中常用于滤除不必要的频率。而电路设计中，基于不同应用有着许多不同种类的滤波器，但它们的基本理念都是一致的，那就是移除不必要的信号。主要由无源元件R（电阻）、L（电感）、C（电容）组成。主要形式有电容滤波、电感滤波和复式滤波(包括倒L型、LC滤波、LC—π型滤波和RC—π型滤波等)。结构简单，易于设计，价格便宜，有源滤波器造价是无源滤波器的3倍以上，无源滤波器技术较成熟，安装后基本上可免维护不需要直流电源供电，可靠性高。
2023-09-13 11:14:48
6206
1
原创 阻抗 --- 电阻、感抗、容抗、阻性负载、感性负载、容性负载、
任何物质都具有电阻，只是电阻的大小不同，阻碍电流的能力不同而已，绝缘体阻碍电流的能力最强，因此我们用绝缘体来隔绝导体，起到保护触电的作用，而超导体的电阻几乎为零。容性负载充放电时，电压不能突变，其对应的功率因数为负值，对应的感性负载的功率因数为正值。（1）、阻性负载指的是通过电阻类的元件进行工作的纯阻性负载。显然，感抗的大小不仅与自身因素（L）有关系，还与外部施加的交流电的角频率（ω）或频率（f）有关系。显然，容抗的大小不仅与自身因素（C）有关系，还与外部施加的交流电的角频率（ω）或频率（f）有关系。
2023-08-28 11:41:40
2624
1
转载 高频时电阻不再是电阻
电阻不再是电阻——高频时确实如此许多设计师没有意识到实际元件中的寄生因素会影响它们的值。当频率达到几百兆赫兹时，诸如电阻、电感和电容等基本元件都会呈现出非理想的特性。这种变化在设计滤波器或试电阻不再是电阻——高频时确实如此许多设计师没有意识到实际元件中的寄生因素会影响它们的值。当频率达到几百兆赫兹时，诸如电阻、电感和电容等基本元件都会呈现出非理想的特性。这种变化在设计滤波器或试图优化供电网络、旁路网络或偏置电路时将变得非常关键。我们将在后续文章中讨论电容和电感。现在让我们讨论最常见的电阻...
2021-09-02 14:22:00
2391
POE-IEEE 802.3标准协议
2023-10-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人