自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(30)
  • 收藏
  • 关注

原创 从零开始写riscv处理器(六)控制冒险:流水线冲刷

控制冒险:也叫,决策依赖于一条指令的结果,而其他指令正在执行中。比如说分支跳转指令,必须等ALU给出结果后才知道该跳转到哪一条语句。

2023-09-07 19:53:16 431 2

原创 从零开始写riscv处理器(五)数据冒险:停顿与前递

数据冒险:无法提供指令所需数据而导致指令不能在预定的时钟周期内执行的情况。即一条指令的执行需要等待另一条指令执行完成后所产生的数据。

2023-09-07 19:50:22 1532 1

原创 从零开始写riscv处理器(四)流水线结构

流水线是一种能使多条指令重叠执行的实现技术。引用书中的例子:从上图可见,流水线方式的速度大约为非流水线方式的 2.3 倍,因为当任务数量与流水线的步骤数量相比不是很大时,流水线的启动和结束会影响它的性能。如果每个步骤需要的时间相同,并且要完成的工作足够多,那么由流水线产生的加速比等于流水线中步骤的数目,在这个例子中是 4 倍。流水线并不会缩短执行一次任务的时间,流水线更快的原因是所有任务都在地执行。所以单位时间能够完成更多工作,流水线提高了洗衣系统的。吞吐率的提高减少了完成整个任务的时间。

2023-09-07 19:41:16 265 2

原创 从零开始写riscv处理器(三)全部指令数据通路

上一篇文章以一个简单的数据通路作为引例,数据通路支持执行R型、BEQ指令、Load/Store型指令,并且你已经知道各指令的通路。

2023-09-07 19:36:33 563

原创 从零开始写riscv处理器(二)简单数据通路

将之前的简单数据通路图添加上控制信号如下:RegWrite信号控制寄存器堆是否写回;ALUSrc控制第二个ALU操作数来自第二个寄存器堆的输出还是指令的低12位符号扩展;PCSrc控制PC值是PC+4还是adder的输出,即分支目标;MemRead控制DataMemery读有效;MemWrite控制DataMemery写有效;MemtoReg控制写回数据来自ALU运算结果还是DataMemery输出;

2023-09-07 19:30:40 599

原创 从零开始写riscv处理器(一)指令集

要控制计算机硬件,就必须用它的语言。计算机语言中的单词称为指令,其词汇表称为。

2023-09-07 19:18:34 429

原创 从零开始写riscv处理器(零)写在前面

本教程对应的项目用verilog语言实现了一个具有五级流水线的简单RISCV处理器核,实现RV32I指令集并验证了每条指令实现的正确性。项目文件里面包含所有的设计和测试文件以及完整的makefile脚本,可以“开箱即用”。

2023-09-07 16:10:16 160

原创 WordPress安装教程(2022)|详细

WordPress安装教程

2023-01-07 14:27:53 1110

原创 腾讯云创建二级域名并解析

博客搭建

2023-01-02 18:03:16 5141

原创 博客搭建遇到的问题及解决方法

博客搭建

2023-01-02 18:02:38 142

原创 SystemVerilog学习笔记(二)

SystemVerilog学习笔记

2023-01-02 17:47:58 427

原创 SystemVerilog学习笔记(一)

SystemVerilog学习笔记

2023-01-02 17:46:39 543 2

原创 SystemVerilog课程进度总览(已完结)

跟着路桑学验证,SystemVerilog课程笔记

2023-01-01 20:48:18 180

原创 SystemVerilog课程笔记(十一)

跟着路桑学验证,SystemVerilog课程笔记

2023-01-01 20:42:28 365

原创 SystemVerilog课程笔记(十)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 10:02:53 208

原创 SystemVerilog课程笔记(九)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 10:01:11 205

原创 SystemVerilog课程笔记(八)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 10:00:16 162

原创 SystemVerilog课程笔记(七)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 10:00:15 223

原创 SystemVerilog课程笔记(六)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 09:59:21 215 2

原创 SystemVerilog课程笔记(五)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 09:57:52 423

原创 SystemVerilog课程笔记(四)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 09:57:27 214

原创 SystemVerilog课程笔记(三)

跟着路桑学验证,SystemVerilog课程笔记

2022-12-31 09:56:39 503

原创 SystemVerilog学习笔记(十)

SystemVerilog学习笔记

2022-12-31 09:53:44 608 1

原创 SystemVerilog学习笔记(九)

SystemVerilog学习笔记

2022-12-31 09:52:43 899

原创 SystemVerilog学习笔记(八)

SystemVerilog学习笔记

2022-12-30 21:06:38 1404

原创 SystemVerilog学习笔记(七)

SystemVerilog学习笔记

2022-12-30 21:06:15 412 1

原创 SystemVerilog学习笔记(六)

SystemVerilog学习笔记

2022-12-30 21:04:27 344

原创 SystemVerilog学习笔记(五)

SystemVerilog学习笔记

2022-12-30 21:03:20 816

原创 SystemVerilog学习笔记(四)

SystemVerilog学习笔记

2022-12-30 21:00:22 239

原创 SystemVerilog学习笔记(三)

SystemVerilog学习笔记

2022-12-30 20:56:37 391

具有五级流水线的简单RISCV处理器核的verilog实现(包含全套代码、脚本、文档、架构图)

* 本资源用verilog语言实现了一个具有五级流水线的简单RISCV处理器核,实现RV32I指令集并验证了每条指令实现的正确性。项目文件里面包含所有的设计和测试文件以及完整的makefile脚本,可以“开箱即用”。 * 本项目RISCV处理器的设计参考《计算机组成与设计:硬件软件接口 RISC-V版》一书,如果时间充足的话非常建议先阅读该书前四章再来学习;测试部分使用官方的指令集txt文件测试。目前实现的架构很简单,很多功能都还没实现,处理器的测试还不完善,由于笔者也是新手一枚,水平实在有限,如有错误,望指正! * 后续有时间考虑更新: * 增加中断 * 增加cache缓存 * 完善处理器的测试,跑个回归测试...

2023-09-09

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除