PCI Express 6.0 规范
近二十年来,PCI Express® (PCIe®) 规范业已成为当之无愧的互连之选。PCIe 6.0 规范旨在使 PCIe 5.0 规范 (32 GT/s) 的带宽和电源效率翻倍,同时继续满足业界对于低时延高速互连的需求。PCIe 6.0 技术可提供经济实惠且可扩展的互连解决方案,旨在满足各类数据密集型市场的需求,如数据中心、人工智能、机器学习、高性能计算 (HPC)、汽车、物联网 (IoT) 以及军事/航空航天。
PCIe 6.0 规范特点
- 原始数据速率为 64 GT/s,通过 x16 配置最高可达 256 GB/s
- 4 级脉冲振幅调制 (PAM4) 信令,充分利用业界现有 PAM4
- 轻量级的前向纠错 (FEC) 和循环冗余校验 (CRC),缓解 PAM4 信令相关联的误码率增加
- 基于流量控制单元 (Flit) 的编码,支持 PAM4 调制,能搭配 FEC 和 CRC 一起使用,使带宽加倍。
- 更新了 Flit 模式下使用的数据包布局,提供额外的功能,并简化处理。
- 保持与所有前几代 PCIe 技术的向后兼容性
我们诚邀会员下载 PCIe 6.0 规范。
PCIe 6.0 规范资源
- 新闻发布稿
- 常见问题解答
- 信息图:PCIe 6.0 架构:PCIe 技术的未来
- 动画视频:PCIe 6.0 规范:为数据中心应用实现性能腾飞
- PCIe 6.0 规范现已面向会员发布:下一代应用带宽倍增博文
- 网络研讨会:PCIe 6.0规范:满足未来 I/O 需求的互连方式
- 投稿文章:
如需了解更多信息 PCI-SIG
请访问 LinkedIn 和 Twitter,关注我们,获取有关 PCIe 规范和未来声明的最新信息。
如果您还不是 PCI-SIG 的会员,我们诚邀您立即加入会员。